Titre: Logique combinatoire et séquentielle
Auteurs: BORNAT Yannick, DALLET Dominique, DELOMIER Yann, JEGO Christophe, LALEVEE André, LEBRET Valéry, MORIZET Guy
Ecole: Bordeaux INP, ENSEIRB-MATMECA
Résumé: Une simulation dans l’environnement VIVADO de Xilinx d’une architecture décrite à l’aide du langage VHDL implique la définition d’un fichier de test (testbench en anglais) de type VHDL ou d’un fichier force de type Tcl (Tool Command Language). Au cours du tutorial, une simulation à partir d’un fichier de test (testbench en anglais) de type VHDL est proposée. Afin de simplifier cette étape, nous proposons dans le cadre du module EN103 de plutôt utiliser des fichiers force de type Tcl (Tool Command Language).
Extrait du sommaire:
1 Organisation
2 Enonces td et tp cao
3 Enonce du projet
4 Présentation du langage vhdl
5 Data sheet pour la seance 5 de td
6 Tutorial vivado pour le tp N°1
Télécharger le fichier PDF: Logique combinatoire et séquentielle