Titre: Méthodologie et architecture adaptative pour le placement efficace de tâches matérielles de tailles variables sur des partitions reconfigurables
Auteurs: Nicolas MARQUES
Ecole/Université: Université de Lorraine
Résumé: Avec la convergence de l’électronique, de l’informatique et des télécommunications, les technologies de l’information occupent une place préférentielle dans notre quotidien. En effet, l’évolution des systèmes embarqués et des systèmes sur puces permettent de développer des fonctions de plus en plus complexes sans négliger la vitesse de traitement et la consommation d’énergie. Les circuits intégrés spécifiques à une application appelés ASIC (Application-Specific Integrated Circuit) représentent une solution optimale sur le plan du taux d’intégration au détriment d’un coût de développement et de fabrication important, et d’un degré de flexibilité loin d’être idéal. Par ailleurs, avec la réduction de l’échelle de gravure des circuits, la consommation statique augmente considérablement ce qui devient un problème majeur pour les applications nomades. Les ASICs atteignent une nouvelle limite et ils ne sont viables que pour certaines applications dédiées. Ainsi toute modification ou mise à jour d’un ASIC se soldera par la fabrication d’un nouveau circuit. Or, les systèmes électroniques embarqués ont besoin de circuits capables de répondre aux exigences de coût, de performance, de flexibilité et de consommation. Les circuits logiques programmables de type FPGA (Field-Programmable Gate Array) sont une solution qui dispose de performances acceptables et d’un temps de mise en oeuvre réduit par rapport aux ASICs. De plus, avec la présence de technologies reconfigurables de type FPGA il est possible d’atteindre une grande flexibilité. Toutefois, l’inconvénient majeur des FPGA est la surface logique nécessaire à la réalisation d’une application sur FPGA et leurs performances qui sont équivalentes à environ un tiers de celles des ASICs mais les performances atteintes par les FPGA restent supérieures à celles des microprocesseurs et leur flexibilité d’adaptation est importante par rapport à celles des ASICs. C’est dans ce contexte que les FPGA reconfigurables apportent de nouvelles solutions pour la conception de systèmes.
De nos jours, les technologies reconfigurables de types FPGA sont perçues comme une nouvelle alternative pour la réalisation de systèmes de traitement numérique de l’information. L’idée maîtresse de cette technologie est d’adapter un système en fonction du besoin grâce à la modification dynamique de son architecture pendant l’exécution d’un calcul. Ce concept est déjà relativement ancien [EV62], mais ce n’est que très récemment que la reconfiguration dynamique a pu être mise en oeuvre sur les FPGA [CH02] [CHW00]. Les premières utilisations de la reconfiguration dynamique étaient principalement axées sur l’accélération de certains traitements qui se prêtaient bien à la paralllélisation spatiale [CH02]. Elle permet d’exécuter un algorithme qui réalise en même temps l’ensemble des opérations. Par la suite, des méthodologies de partitionnement ont également été proposées [CHW00]. C’est dans ce contexte que les technologies reconfigurables de types FPGA permettent une flexibilité grâce à la reconfiguration dynamique (globales ou partielles) de la puce tout en conservant de bonnes performances.
Grâce à la reconfiguration dynamique partielle, on peut supprimer certaines tâches matérielles du FPGA et charger de nouvelles tâches à leurs places. L’implémentation de ces nouvelles tâches matérielles sur des régions reconfigurables permet d’augmenter l’adaptabilité du système. Les tâches matérielles doivent être entièrement portables afin d’être facilement insérées dans n’importe quel système, mais elles peuvent être de tailles différentes. Par conséquent, le placement des tâches matérielles de tailles différentes sur des régions reconfigurables doit être réalisé au mieux pour optimiser l’utilisation des ressources du FPGA.
Extrait du sommaire: Voir le document
Cours VHDL FPGA 13Télécharger le fichier PDF: Méthodologie et architecture adaptative pour le placement écace de tâches matérielles de tailles variables sur des partitions reconfigurables