

Architecture et Langage Assembleur

Eric Ramat

ramat@lisc.univ-littoral.fr

Université du Littoral - Côte d'Opale

- 9h de cours
- 6 séances de 3h de travaux pratiques
- **chaque séance** de tp :
 - un compte rendu en fin de séance
 - une note
- note du module = $\sup(\text{examen}, \frac{1}{2} (\text{examen} + \text{moyenne des notes TP}))$

① Représentation de l'information

② Architecture de l'ordinateur

③ Le processeur 80x86

④ Langage Assembleur

Structure d'un programme assembleur

Adressages

Les instructions

La pile et les procédures

Chaînes de caractères

Appels systèmes

⑤ Architectures avancées

Instructions avancées

Mémoire cache

Pipeline

RISC

① Représentation de l'information

② Architecture de l'ordinateur

③ Le processeur 80x86

④ Langage Assembleur

Structure d'un programme assembleur

Adressages

Les instructions

La pile et les procédures

Chaînes de caractères

Appels systèmes

⑤ Architectures avancées


Instructions avancées


Mémoire cache

Pipeline

RISC

Représentation de l'information





Conséquence de l'architecture de von Neumann: la mémoire contient données ET programmes mélangés !

- Composants électroniques: présence ou absence de courant
- États symbolisés par 0 et 1


Nom	Valeur
<i>Bit</i>	0 ou 1
<i>Octet</i>	de 00000000 à 11111111

- Conséquence: données et programmes mélangés en mémoire et codés en binaire !!

→ **Comment ça marche ??**

La Mémoire :

- tableau de cases
- chaque case contient 8 bits (1 octet)
- chaque case possède une adresse



On veut stocker

- des entiers positifs (12, 7850, ...)
- des entiers négatifs (-3, ...)
- des caractères ('A', 'r', ';', ...)
- des chaînes de caractères ("Hello", ...)
- des réels (7.873, ...)
- des instructions
- ...

Mais la mémoire
ne contient que des bits (0 ou 1)!

On veut stocker

- des entiers positifs (12, 7850, ...)
- des entiers négatifs (-3, ...)
- des caractères ('A', 'r', ';', ...)
- des chaînes de caractères ("Hello", ...)
- des réels (7.873, ...)
- des instructions
- ...



Mais la mémoire
ne contient que des bits (0 ou 1)!

**Tout coder sous
forme d'entiers
positifs en binaire**

Représentation usuelle :

$$14 = 1 \times 10^1 + 4 \times 10^0$$

Représentation positionnelle:

- choix d'une base b (10, 2, ...)
- choix de b symboles

Exemples:

- base 2 (0, 1) : $1110_2 = 1 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 = 14_{10}$
- base 3 (0, 1, 2): $112_3 = 1 \times 3^2 + 1 \times 3^1 + 2 \times 3^0 = 14_{10}$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline & \end{array}$$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline & 2 \end{array}$$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \end{array}$$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & \mid \\ & \hline \end{array}$$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & \mid 0 \end{array}$$


Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


Résultat: $23 = 23_{10}$

Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée


$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$

$$\begin{array}{r|l} 23 & 2 \\ \hline & \end{array}$$

Résultat: $23 = 23_{10}$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée


$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


$$\begin{array}{r|l} 23 & 2 \\ \hline & 11 \end{array}$$

Résultat: $23 = 23_{10}$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée


$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \end{array}$$

Résultat: $23 = 23_{10}$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée


$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \mid 2 \end{array}$$

Résultat: $23 = 23_{10}$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \quad | \quad 10 \\ & 2 \quad | \quad 0 \end{array}$$


$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \quad | \quad 2 \\ & \quad \quad | \quad 5 \end{array}$$


Résultat: $23 = 23_{10}$

Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \mid 2 \\ & 1 \mid 5 \end{array}$$


Résultat: $23 = 23_{10}$


Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée


$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \mid 2 \\ & 1 \mid 5 \mid 2 \end{array}$$


Résultat: $23 = 23_{10}$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \mid 2 \\ & 1 \mid 5 \mid 2 \\ & & 2 \end{array}$$

Résultat: $23 = 23_{10}$

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$

$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \mid 2 \\ & 1 \mid 5 \mid 2 \\ & & 1 \mid 2 \end{array}$$

Résultat: $23 = 23_{10}$

Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$

$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \mid 2 \\ & 1 \mid 5 \mid 2 \\ & & 1 \mid 2 \mid 2 \end{array}$$


Résultat: $23 = 23_{10}$

Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \mid 2 \\ & 1 \mid 5 \mid 2 \\ & & 1 \mid 2 \mid 2 \\ & & & 1 \end{array}$$

Résultat: $23 = 23_{10}$

Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$

$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \mid 2 \\ & 1 \mid 5 \mid 2 \\ & & 1 \mid 2 \mid 2 \\ & & & 0 \mid 1 \end{array}$$

Résultat: $23 = 23_{10}$

Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$

$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \mid 2 \\ & 1 \mid 5 \mid 2 \\ & & 1 \mid 2 \mid 2 \\ & & & 0 \mid 1 \mid 2 \end{array}$$


Résultat: $23 = 23_{10}$

Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \mid 10 \\ & 2 \mid 0 \end{array}$$


$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \mid 2 \\ & 1 \mid 5 \mid 2 \\ & & 1 \mid 2 \mid 2 \\ & & & 0 \mid 1 \mid 2 \\ & & & & 0 \end{array}$$


Résultat: $23 = 23_{10}$

Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée

$$\begin{array}{r|l} 23 & 10 \\ \hline 3 & 2 \quad | \quad 10 \\ & 2 \quad | \quad 0 \end{array}$$


$$\begin{array}{r|l} 23 & 2 \\ \hline 1 & 11 \quad | \quad 2 \\ & 1 \quad | \quad 5 \quad | \quad 2 \\ & & 1 \quad | \quad 2 \quad | \quad 2 \\ & & & 0 \quad | \quad 1 \quad | \quad 2 \\ & & & & 1 \quad | \quad 0 \end{array}$$



Résultat: $23 = 23_{10}$

Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée





Résultat: $23 = 23_{10}$

Représentation de l'information

Changer de base

Comment passer 23_{10} en base 10, 2, 3, etc ?

→ on utilise la division itérée



Résultat: $23 = 23_{10} = 10111_2$

Représentation et stockage en mémoire

Cas des entiers positifs (non-signés)

Méthode pour stocker un **entier positif (non-signé)** en mémoire:


- 1 Représentation du nombre en binaire
- 2 Découpage de cette représentation en octets
- 3 Stockage de chaque octet consécutivement

Représentation et stockage en mémoire

Cas des entiers positifs (non-signés)

Méthode pour stocker un **entier positif (non-signé)** en mémoire:

- 1 Représentation du nombre en binaire
- 2 Découpage de cette représentation en octets
- 3 Stockage de chaque octet consécutivement





Représentation et stockage en mémoire

Cas des entiers positifs (non-signés)

Méthode pour stocker un **entier positif (non-signé)** en mémoire:

- 1 Représentation du nombre en binaire
- 2 Découpage de cette représentation en octets
- 3 Stockage de chaque octet consécutivement






Représentation et stockage en mémoire

Cas des entiers positifs (non-signés)

Méthode pour stocker un **entier positif (non-signé)** en mémoire:

- 1 Représentation du nombre en binaire
- 2 Découpage de cette représentation en octets
- 3 Stockage de chaque octet consécutivement



Entiers non-signés: entiers positifs

Entiers signés: entiers positifs *et* négatifs

Comment représenter des entiers négatifs ??

- Magnitude signée
- Complément à 1
- Complément à 2
- Biaisée

Entiers non-signés: entiers positifs

Entiers signés: entiers positifs et négatifs

Comment représenter des entiers négatifs ??

- Magnitude signée
- Complément à 1
- Complément à 2
- Biaisée

Complément à 1:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Complément à 1:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 1 est obtenu en complémentant bit à bit sa valeur absolue avec 1

Complément à 1:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 1 est obtenu en complémentant bit à bit sa valeur absolue avec 1

Exemple: représentation de -23_{10} ?

Complément à 1:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 1 est obtenu en complémentant bit à bit sa **valeur absolue** avec 1

Exemple: représentation de -23_{10} ?

- $|-23_{10}| = 23_{10} = 00010111_2$

Complément à 1:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 1 est obtenu en **complémentant bit à bit** sa valeur absolue **avec 1**

Exemple: représentation de -23_{10} ?

- $|-23_{10}| = 23_{10} = 00010111_2$
- Complément à 1 de $|-23_{10}|$:
(inversion des bits)

$$\begin{array}{r} 11111111 \\ - 00010111 \\ \hline = 11101000 \end{array}$$

Complément à 1:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 1 est obtenu en complémentant bit à bit sa valeur absolue avec 1

Exemple: représentation de -23_{10} ?

- $|-23_{10}| = 23_{10} = 00010111_2$
- Complément à 1 de $|-23_{10}|$:
(inversion des bits)

$$\begin{array}{r} 11111111 \\ - 00010111 \\ \hline = 11101000 \end{array}$$

Complément à 1:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 1 est obtenu en complémentant bit à bit sa valeur absolue avec 1

Exemple: représentation de -23_{10} ?

- $|-23_{10}| = 23_{10} = 00010111_2$
- Complément à 1 de $|-23_{10}|$:
(inversion des bits)

$$\begin{array}{r} 11111111 \\ - 00010111 \\ \hline = 11101000 \end{array}$$

Représentation et stockage en mémoire

Cas des entiers signés

Complément à 1:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 1 est obtenu en complémentant bit à bit sa valeur absolue avec 1

Exemple: représentation de -23_{10} ?

- $|-23_{10}| = 23_{10} = 00010111_2$
 - Complément à 1 de $|-23_{10}|$:
(inversion des bits)
- | | |
|--|------------|
| | 11111111 |
| | - 00010111 |
| | <hr/> |
| | = 11101000 |

- Deux représentations pour 0: 00000000_2 et 11111111_2

- Plage de nombres représentés sur 8 bits: -127 à $+127$

Complément à 2:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Complément à 2:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 2 est obtenu en ajoutant 1 au complément à 1 de sa valeur absolue (et inversement)

Complément à 2:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 2 est obtenu en ajoutant 1 au complément à 1 de sa valeur absolue (et inversement)

Exemple: représentation de -23_{10} ?

Complément à 2:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 2 est obtenu en ajoutant 1 au complément à 1 de sa **valeur absolue** (et inversement)

Exemple: représentation de -23_{10} ?

- $|-23_{10}| = 23_{10} = 00010111_2$

Complément à 2:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 2 est obtenu en ajoutant 1 au **complément à 1** de sa valeur absolue (et inversement)

Exemple: représentation de -23_{10} ?

- $|-23_{10}| = 23_{10} = 00010111_2$
- Complément à 1 de $|-23_{10}| = 11101000_2$

Complément à 2:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 2 est obtenu en **ajoutant 1** au complément à 1 de sa valeur absolue (et inversement)

Exemple: représentation de -23_{10} ?

- $|-23_{10}| = 23_{10} = 00010111_2$
- Complément à 1 de $|-23_{10}| = 11101000_2$
- Ajout de 1: $11101000_2 + 1 = 11101001_2$

Complément à 2:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 2 est obtenu en ajoutant 1 au complément à 1 de sa valeur absolue (et inversement)

Exemple: représentation de -23_{10} ?

- $|-23_{10}| = 23_{10} = 00010111_2$
- Complément à 1 de $|-23_{10}| = 11101000_2$
- Ajout de 1: $11101000_2 + 1 = 11101001_2$

Complément à 2:

Le bit de poids fort correspond au signe:

- 0 = positif
- 1 = négatif

Le complément à 2 est obtenu en ajoutant 1 au complément à 1 de sa valeur absolue (et inversement)

Exemple: représentation de -23_{10} ?

- $|-23_{10}| = 23_{10} = 00010111_2$
- Complément à 1 de $|-23_{10}| = 11101000_2$
- Ajout de 1: $11101000_2 + 1 = 11101001_2$

– Une seule représentation pour 0: 00000000_2

– Plage de nombres représentés sur 8 bits: -128 à $+127$

Plusieurs formats de représentation binaire:

- EBCDIC (*Extended Binary-Coded Decimal Interchange Code*)
 - Représentation sur 8 bits (256 caractères possibles)
 - Utilisé autrefois sur les mainframes IBM
- ASCII (*American Standard Code for Information Interchange*)
 - représentation sur 7 bits (pas d'accents)
 - ASCII étendu : sur 8 bits (mais pas normalisé)
(ex: OEM, ANSI)
- Unicode : encodage sur 16 bits (65536 possibilités) pour représenter tous les caractères de toutes les langues

Représentation et stockage en mémoire

Cas des caractères

Exemple: Table ASCII restreinte

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
	00 0000 0000	01 0000 0001	02 0000 0010	03 0000 0011	04 0000 0100	05 0000 0101	06 0000 0110	07 0000 0111	08 0000 1000	09 0000 1001	10 0000 1010	11 0000 1011	12 0000 1100	13 0000 1101	14 0000 1110	15 0000 1111
0	NUL	SOH	STX	ETX	EOT	ENQ	ACK	BEL	BS	HT	LF	VT	FF	CR	SO	SI
	□	▯	⌋	⌋	↘	☒	✓	⤴	↵	➤	≡	∇	⇓	⚡	⊗	⊙
1	16 0001 0000	17 0001 0001	18 0001 0010	19 0001 0011	20 0001 0100	21 0001 0101	22 0001 0110	23 0001 0111	24 0001 1000	25 0001 1001	26 0001 1010	27 0001 1011	28 0001 1100	29 0001 1101	30 0001 1110	31 0001 1111
	DLE	DC1	DC2	DC3	DC4	NAK	SYN	ETB	CAN	EM	SUB	ESC	FS	GS	RS	US
	▯	Ⓞ	Ⓞ	Ⓞ	Ⓞ	↯	⌋	⌋	⌋	⌋	⌋	⌋	⌋	⌋	⌋	⌋
2	32 0010 0000	33 0010 0001	34 0010 0010	35 0010 0011	36 0010 0100	37 0010 0101	38 0010 0110	39 0010 0111	40 0010 1000	41 0010 1001	42 0010 1010	43 0010 1011	44 0010 1100	45 0010 1101	46 0010 1110	47 0010 1111
	SP	!	"	#	\$	%	&	'	()	*	+	,	-	.	/
3	48 0011 0000	49 0011 0001	50 0011 0010	51 0011 0011	52 0011 0100	53 0011 0101	54 0011 0110	55 0011 0111	56 0011 1000	57 0011 1001	58 0011 1010	59 0011 1011	60 0011 1100	61 0011 1101	62 0011 1110	63 0011 1111
	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4	64 0100 0000	65 0100 0001	66 0100 0010	67 0100 0011	68 0100 0100	69 0100 0101	70 0100 0110	71 0100 0111	72 0100 1000	73 0100 1001	74 0100 1010	75 0100 1011	76 0100 1100	77 0100 1101	78 0100 1110	79 0100 1111
	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	Ⓞ
5	80 0101 0000	81 0101 0001	82 0101 0010	83 0101 0011	84 0101 0100	85 0101 0101	86 0101 0110	87 0101 0111	88 0101 1000	89 0101 1001	90 0101 1010	91 0101 1011	92 0101 1100	93 0101 1101	94 0101 1110	95 0101 1111
	P	Q	R	S	T	U	V	W	X	Y	Z	[\]	^	_
6	96 0110 0000	97 0110 0001	98 0110 0010	99 0110 0011	100 0110 0100	101 0110 0101	102 0110 0110	103 0110 0111	104 0110 1000	105 0110 1001	106 0110 1010	107 0110 1011	108 0110 1100	109 0110 1101	110 0110 1110	111 0110 1111
	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7	112 0111 0000	113 0111 0001	114 0111 0010	115 0111 0011	116 0111 0100	117 0111 0101	118 0111 0110	119 0111 0111	120 0111 1000	121 0111 1001	122 0111 1010	123 0111 1011	124 0111 1100	125 0111 1101	126 0111 1110	127 0111 1111
	p	q	r	s	t	u	v	w	x	y	z	{		}	~	DEL


Représentation et stockage en mémoire

Cas des nombres réels

Non traité dans ce cours.

Voir la norme IEEE 754 pour la représentation en binaire des flottants.

Les types de données fondamentaux:



Ordre d' "empilement" lorsque stockage sur plusieurs octets ?


Exemple:

$$248163_{10} = 111100100101100011_2$$

Ordre d' "empilement" lorsque stockage sur plusieurs octets ?

Exemple:

$$248163_{10} = 111100100101100011_2$$



Ordre d' "empilement" lorsque stockage sur plusieurs octets ?

Exemple:

$$248163_{10} = 111100100101100011_2$$



Représentation et stockage en mémoire

Ordre d' "empilement" lorsque stockage sur plusieurs octets ?

Exemple:

$$248163_{10} = 111100100101100011_2$$



0x00001005	...
0x00001004	00
0x00001003	03
0x00001002	c9
0x00001001	63 ← x
0x00001000	...

little-endian


lsb (*Less Significant Bit*) à l'adresse la plus petite

Représentation et stockage en mémoire

Ordre d' "empilement" lorsque stockage sur plusieurs octets ?


Exemple:

$$248163_{10} = 111100100101100011_2$$



little-endian

lsb (*Less Significant Bit*) à l'adresse la plus petite



big-endian



msb (*Most Significant Bit*) à l'adresse la plus petite

Représentation et stockage en mémoire

Ordre d' "empilement" lorsque stockage sur plusieurs octets ?

Exemple:

$$248163_{10} = 111100100101100011_2$$




Note sur le passage de base 2 en base 16 et inversement:

Base 2:


10011110011

Note sur le passage de base 2 en base 16 et inversement:

Base 2:



Note sur le passage de base 2 en base 16 et inversement:



Représentation et stockage en mémoire

Note sur le passage de base 2 en base 16 et inversement:

Base 2:

10011110011

0100 1111 0011

Base 16:


4 F 3

B2	B10	B16
1111	15	F
1110	14	E
1101	13	D
1100	12	C
1011	11	B
1010	10	A
1001	9	9
1000	8	8
0111	7	7
0110	6	6
0101	5	5
0100	4	4
0011	3	3
0010	2	2
0001	1	1
0000	0	0

- 1 Représentation de l'information
- 2 Architecture de l'ordinateur
- 3 Le processeur 80x86
- 4 Langage Assembleur
 - Structure d'un programme assembleur
 - Adressages
 - Les instructions
 - La pile et les procédures
 - Chaînes de caractères
 - Appels systèmes
- 5 Architectures avancées
 - Instructions avancées
 - Mémoire cache
 - Pipeline
 - RISC


Fonctionnement de l'ordinateur

Retour sur l'architecture de von Neumann



Fonctionnement de l'ordinateur

Retour sur l'architecture de von Neumann



- 1 Représentation de l'information
- 2 Architecture de l'ordinateur
- 3 Le processeur 80x86**
- 4 Langage Assembleur
 - Structure d'un programme assembleur
 - Adressages
 - Les instructions
 - La pile et les procédures
 - Chaînes de caractères
 - Appels systèmes
- 5 Architectures avancées
 - Instructions avancées
 - Mémoire cache
 - Pipeline
 - RISC

Plusieurs familles de micro-processeurs

- x86 (Intel, AMD) : PC et compatibles
- PowerPC (IBM) : équipent les Wii, PS3, XBox 360
- 68x00 (Motorola)
- SPARC, MIPS, ARM, etc.

x86 : famille de microprocesseurs compatibles avec le jeu d'instructions de l'Intel 8086

- Evolution :
 - début 80 : 8086, microprocesseur 16 bits
 - puis 80286, 80386, 80486, Pentium, etc.
 - augmentation de la fréquence d'horloge, et de la largeur des bus d'adresses et de données
 - ajout de nouvelles instructions et registres
- Compatibilité ascendante
 - un programme écrit dans le langage machine du 286 peut s'exécuter sur un 386


x86 : famille de microprocesseurs compatibles avec le jeu d'instructions de l'Intel 8086

- Evolution :
 - début 80 : 8086, microprocesseur 16 bits
 - puis 80286, 80386, 80486, Pentium, etc.
 - augmentation de la fréquence d'horloge, et de la largeur des bus d'adresses et de données
 - ajout de nouvelles instructions et registres
- Compatibilité ascendante
 - un programme écrit dans le langage machine du 286 peut s'exécuter sur un 386

NB : en TP, on utilisera un assembleur 8086 sous linux, et on exécutera le programme sur des Pentium

Le processeur 80x86


Architecture interne



- Bus : nappes de fils transportant l'info
(données sur 16 bits, adresses sur 20 bits, infos de contrôle)
- Registres : emplacements de stockage à accès rapide
- UAL : unité de calcul (entiers et booléens)
- Unité de contrôle : interprète les instructions
- Horloge : cadence les instructions

Le processeur 80x86

Cycle de fonctionnement de l'unité de contrôle



Sur une architecture 80x86, 32 bits :
modèle mode réel, modèle segmenté

Registres présents sur une architecture 80x86, 32 bits :


- 16 registres de base
- + d'autres registres

Registres de base classés en 4 catégories


- 1 Registres généraux (8, pour stocker adresses et opérandes)
- 2 Registres de segments
- 3 EFLAGS (registre d'état et de contrôle)
- 4 EIP (Extended Instruction Pointer)
(pointe sur la prochaine instruction à exécuter)

Le processeur 80x86


Les registres




Registres de segments



Registres d'état/contrôle



Pointeur d'instruction



Utilité des registres :

- stocker des opérandes lors d'opérations logiques ou arithmétiques
- stocker des opérandes pour des calculs d'adresses
- stocker des pointeurs (adresses mémoire)

- certaines instructions imposent les registres à utiliser

Utilisations particulières :

- **EAX** : accumulateur ou valeur de retour de fonction
- **EBX** : pointeur vers les données dans le segment DS
- **ECX** : compteur de boucles
- **EDX** : accumulateur aux. et pointeur pour les entrées/sorties
- **ESI** : pointeur source pour la manipulation de caractères
- **EDI** : pointeur destination pour la manipulation de caractères
- **ESP** : pointeur de début de cadre de pile (segment SS)
- **EBP** : pointeur de bas de pile (segment SS)

- premiers processeurs : registres 16 bits (AX, BX, etc.)
- à partir du 386 : 32 bits (EAX, EBX, etc.)

Manipulation des registres 32, 16 et 8 bits :

	31	16 15	8 7	0
EAX		AH	AL	AX = {AH et AL}
EBX		BH	BL	BX = {BH et BL}
ECX		CH	CL	CX = {CH et CL}
EDX		DH	DL	DX = {DH et DL}
ESI		SI		
EDI		DI		
EBP		BP		
ESP		SP		

EFLAGS : Registre 32 bits

- Indicateurs d'état : résultat d'instructions arithmétiques (mis à jour après chaque instruction)
 - *Carry Flag* **CF** : retenue en excédent
 - *Parity Flag* **PF** : nombre pair de '1'
 - *Zero Flag* **ZF** : vaut 1 si résultat nul
 - *Sign Flag* **SF** : vaut 0 si bit de poids fort = 0
 - *Overflow Flag* **OF** : 0 si le résultat peut être stocké dans l'opérande destination
- Indicateur **DF** : sens de l'auto-incrémentation (manipulation de chaînes)
- Indicateurs système

- Chaque processeur possède son propre jeu d'instructions machine directement compréhensibles
- Chaque instruction possède un identifiant numérique (*opcode*)
- Programmation directe du processeur avec les instructions machines:
 - difficile et long
 - quasi-impossible à comprendre

Exemple de programme en langage machine:

A1 01 10 03 06 01 12 A3 01 14

Ce programme additionne le contenu de deux cases mémoires et range le résultat dans une troisième...

Exemple de programme en langage machine:

A1 01 10 03 06 01 12 A3 01 14

Ce programme additionne le contenu de deux cases mémoires et range le résultat dans une troisième...

<i>opcode</i>	Symbole	octets	
A1	MOV AX, [<i>adr</i>]	3	AX ← contenu de l'adresse <i>adr</i>
03 06	ADD AX, [<i>adr</i>]	4	AX ← AX + contenu de l'adresse <i>adr</i>
A3	MOV [<i>adr</i>], AX	3	range AX à l'adresse <i>adr</i>

Exemple de programme en langage machine:

A1 01 10 03 06 01 12 A3 01 14

Ce programme additionne le contenu de deux cases mémoires et range le résultat dans une troisième...

<i>opcode</i>	Symbole	octets	
A1	MOV AX, [<i>adr</i>]	3	AX ← contenu de l'adresse <i>adr</i>
03 06	ADD AX, [<i>adr</i>]	4	AX ← AX + contenu de l'adresse <i>adr</i>
A3	MOV [<i>adr</i>], AX	3	range AX à l'adresse <i>adr</i>

Transcription du programme :

A1 01 10 MOV AX, [0110] Charge AX avec le contenu de 0110
03 06 01 12 ADD AX, [0112] Ajouter le contenu de 0112 à AX
A3 01 14 MOV [01 14], AX Ranger AX à l'adresse 0114

- Programmation directe du processeur avec les instructions machines:
 - difficile et long
 - quasi-impossible à comprendre

- Programmation directe du processeur avec les instructions machines:
 - difficile et long
 - quasi-impossible à comprendre

Utilisation d'un langage de plus haut niveau : l'assembleur

- 1 Représentation de l'information
- 2 Architecture de l'ordinateur
- 3 Le processeur 80x86
- 4 **Langage Assembleur**
 - Structure d'un programme assembleur
 - Adressages
 - Les instructions
 - La pile et les procédures
 - Chaînes de caractères
 - Appels systèmes
- 5 Architectures avancées
 - Instructions avancées
 - Mémoire cache
 - Pipeline
 - RISC

Langage haut niveau
(Ada, C++, etc.)


```
c := c + 3;  
...
```

Langage machine
Binaire en mémoire qui forme un exécutable

```
01010111  
10001110  
...
```

Langage haut niveau
(Ada, C++, etc.)

Langage machine
Binaire en mémoire qui forme un exécutable



Langage haut niveau

(Ada, C++, etc.)

```
c := c + 3;  
...
```

Langage d'assemblage

Mnémoniques associées au langage machine

```
mov eax, [esi]  
add eax, 3  
...
```

Langage machine

Binaire en mémoire qui forme un exécutable

```
01010111  
10001110  
...
```

Langage haut niveau


(Ada, C++, etc.)

Langage d'assemblage

Mnémoniques associées au langage machine

Langage machine

Binaire en mémoire qui forme un exécutable



Langage haut niveau


(Ada, C++, etc.)

Langage d'assemblage

Mnémoniques associées au langage machine

Langage machine


Binaire en mémoire qui forme un exécutable



Langage haut niveau
(Ada, C++, etc.)

Langage d'assemblage
Mnémoniques associées au langage machine

Langage machine
Binaire en mémoire qui forme un exécutable



Avantages :

- Accès à toutes les possibilités de la machine
- Vitesse d'exécution du code
- Faible taille du code généré
- Meilleure connaissance du fonctionnement de la machine

Inconvénients :


- Temps de codage plus long
- Fastidieux
- Pas de structures évoluées
- Garde-fous minimaux
- Absence de portabilité

Pourquoi apprendre l'assembleur ?

- Mieux comprendre la façon dont fonctionne un ordinateur
- Mieux comprendre comment fonctionnent compilateurs et langages haut niveau

En 3 phases:

- 1 Saisie du code assembleur avec un éditeur de texte
- 2 Compilation du code (assemblage)
- 3 Edition des liens



gdb = outil indispensable de debuggage !

Quelques commandes utiles :


- Lancement : `gdb <nom prg>`
- `break <label>` : définition d'un point d'arrêt (parmi les étiquettes du code asm du prog.)
- `info break` : liste des points d'arrêt
- `run` : exécution du programme jusqu'au premier point d'arrêt
- `c (continue)` : exécution jusqu'au prochain point d'arrêt

- `info registers` : valeur des registres du CPU
- `info variables` : liste des variables avec leur adresse
- `x <@ var>` : valeur contenue à l'adresse de la variable
- `set disassembly-flavor intel` : indique que l'on veut voir le code assembleur selon le type Intel
- `disassemble <label>`: affiche le code assembleur à partir de l'étiquette jusqu'à la suivante

- ① Représentation de l'information
- ② Architecture de l'ordinateur
- ③ Le processeur 80x86
- ④ **Langage Assembleur**
 - Structure d'un programme assembleur
 - Adressages
 - Les instructions
 - La pile et les procédures
 - Chaînes de caractères
 - Appels systèmes
- ⑤ Architectures avancées
 - Instructions avancées
 - Mémoire cache
 - Pipeline
 - RISC

Structure d'un programme assembleur

Un premier programme



Structure d'un programme assembleur

- **Entête** ([BITS 16] ou [BITS 32]) : les instructions seront interprétées par défaut selon ces modes
- **section .data** : zone de déclaration des données initialisées
- **section .bss** : zone de déclaration des données non initialisées
- **section .text** : contient le code
- programme principal **global** nommé **_start**
- commentaires commencent par `;`

Structure d'un programme assembleur

Format général d'une instruction

[label:] mnémonique arg₁, arg₂, arg₃

- **label** ou étiquette : identificateur suivi d'un ':'
identifie une position en mémoire (code ou données)
- **mnémonique**: nom correspondant à l'*opcode* de l'opérateur
(l'opération à réaliser)
- **arg_i**: entre 0 et 3 opérandes (les données manipulées)
 - notation Intel : destination = opérande de gauche

Structure d'un programme assembleur

Format général d'une instruction

- Syntaxe d'un label :
 - mot composé de lettres, chiffres, _ \$ # @ ~ . ?
 - commençant par une lettre, un chiffre, un point, '_' ou '?'
- Constantes numériques:
 - entiers positifs postfixés par leur base (b, h, q)
 - 100 ; décimale
 - 0a2h ; hexadécimal (ou 0x0a2)
 - 777q ; octal
 - 100b ; binaire
- Caractères et chaînes :
 - 'h' ; caractère 'h'
 - 'hello' ; chaîne 'hello'

Structure d'un programme assembleur

Déclaration de variables

Déclaration de **variables initialisées** (dans la section `.data`) :

`<label> : d<type> <valeur>`

Exemples:

```
section .data
; déclaration d'un octet et
; initialisation à 34
var1 : db 34
; déclaration d'un tableau (2, 5, 31)
t : dw 2, 4, 0x1F
; déclaration d'un double-mot (4 octets)
x : dd 364
; déclaration d'un tableau
t2 : times 5 db 0
```

Types

octet	db	(byte)
mot	dw	(word)
double-mot	dd	(double-word)
quad-mot	dq	(quad-word)

la 2^{ème} lettre indique
la taille à réserver

Structure d'un programme assembleur

Déclaration de variables

Déclaration de **variables non initialisées** (dans la section `.bss`) :

`<label> : res<type> <valeur>`

Exemples:

```
section .bss

x : resw      ; réservation d'un mot

tab : resb 32 ; réservation d'un tableau de 32 octets
```

Structure d'un programme assembleur

Déclaration de constantes

Déclaration de **constantes** (pas de ':') :

<label> equ <valeur>

Exemple :

```
max equ 15
```

Constantes spéciales :

- **\$** : adresse courante dans la déclaration des variables (segment de données)
- **\$\$** : adresse du début du segment courant

Exemple d'utilisation:

```
chaine : db 'hello'  
taille equ $ - chaine
```

Structure d'un programme assembleur

Type d'opérandes d'une instruction

Modes d'adressage

Une instruction spécifie :

- l'opération à réaliser (opérateur)
- les données à manipuler (opérandes)

Les données (opérandes) peuvent être de plusieurs types :

- **Registre** : dans un registre du processeur
- **Mémoire** : correspond à une zone de la mémoire identifiée par son adresse logique
- **Immédiat** : constante numérique stockée dans le code
- **Implicite**: non indiquée, mais implicite du fait de l'opérateur (ex.: incrémentation, le 1 est implicite)

① Représentation de l'information

② Architecture de l'ordinateur

③ Le processeur 80x86

④ Langage Assembleur

Structure d'un programme assembleur

Adressages

Les instructions

La pile et les procédures

Chaînes de caractères

Appels systèmes

⑤ Architectures avancées

Instructions avancées

Mémoire cache

Pipeline

RISC

Illustration avec l'instruction de transfert

mov <op₁>, <op₂>

- avec
 - **op₁** : la destination (registre, adresse mémoire)
 - **op₂** : la donnée à transférer (valeur, registre, adresse, etc.)
- action : le contenu de op₂ est transféré dans op₁

1. L'adressage **immédiat** (ou **par valeur**):

```
mov ax, 12
```

- Le contenu du registre est initialisé par une valeur immédiate
- La valeur fait partie de l'instruction
- Le nombre de bits du registre (op_1) détermine le nombre de bits impliqués dans l'opération:

```
mov bh, 5           ; bh := 5   (transfert de 8 bits)
mov bx, 5           ; bx := 5   (transfert de 16 bits)
mov eax, 0x5A32    ; eax := 0x5A32 (transfert de 32 bits)
```


2. L'adressage **par registre** :

mov eax, ebx

- Le contenu du registre `eax` est initialisé par le contenu du registre `ebx`
- Pas d'accès mémoire
- La taille des registres doivent être équivalentes

```
mov eax, ebp      ; eax := ebp   (transfert de 32 bits)
mov bh, al        ; bh := al    (transfert de 8 bits)
```

3. L'adressage **direct** :

mov eax, <adresse_mémoire>

- L'adresse de la donnée fait partie de l'instruction
- La taille du registre destination détermine le nombre de bits lus en mémoire

```
id1 : db 231      ; déclaration et initialisation d'une variable
...

mov ebx, id1      ; ebx contient l'adresse mémoire de la variable id1
mov eax, [id1]    ; eax contient la valeur de la zone mémoire identifiée
                  ; par la var. id1 (soit 231)
mov edx, [0x2000] ; edx contient la valeur de la zone mémoire
                  ; située à l'adresse 0x2000
```

4. L'adressage **indirect** :

```
mov eax, [ebx]
```

- L'adresse de la donnée est contenue dans un registre (ebx, ebp, esi, ou edi)
- La taille du registre destination détermine le nombre de bits lus en mémoire

Exemples d'adressages basés, ou indexés simples :

```
mov ebx, 0x2000 ; ebx := 0x2000 (adresse mémoire)
mov eax, [ebx]  ; eax := contenu de la zone mémoire située à l'adresse 0x2000
mov dx, [esi]   ; dx := 16 bits situés dans la zone mémoire
                ; dont l'adresse est contenue dans esi
mov dx, [esi+2]
```

4. L'adressage **indirect** :

Offset = base + (index*echelle) + déplacement

$$\text{Offset} = \begin{bmatrix} \text{EAX} \\ \text{EBX} \\ \text{ECX} \\ \text{EDX} \\ \text{ESP} \\ \text{EBP} \\ \text{ESI} \\ \text{EDI} \end{bmatrix} + \left[\begin{bmatrix} \text{EAX} \\ \text{EBX} \\ \text{ECX} \\ \text{EDX} \\ \text{EBP} \\ \text{ESI} \\ \text{EDI} \end{bmatrix} * \begin{pmatrix} 1 \\ 2 \\ 3 \\ 4 \end{pmatrix} \right] + \begin{bmatrix} \text{rien} \\ 8\text{bits} \\ 16\text{bits} \\ 32\text{bits} \end{bmatrix}$$

4. L'adressage **indirect** :

Exemples d'adressages basés et indexés :

```
tab: dw 5, 10, 34    ; déclaration d'un tableau
...
mov ebx, tab        ; bx contient l'adresse du tableau
mov esi, 2          ; si := 2
mov ax, [ebx+esi]   ; ax := contenu de la 2ème case du tableau (10)
                   ; (i.e. adresse mémoire du tableau, décalée de 2 octets)
mov dx, [ebx+4]     ; dx := contenu de la 3ème case du tableau (34)
```

La taille du registre de destination détermine le nombre de bits lus en mémoire

Modes d'adressage

Spécification de la taille d'une donnée

- Certaines instructions sont ambiguës concernant la taille de la donnée manipulée
- Exemple:

```
mov [ebx], 5    ; écrit '5' à l'adresse mémoire contenue dans ebx  
                ; mais sur combien d'octets ??
```

- Pour spécifier la taille :

```
mov byte [ebx], 5    ; écriture sur 1 octet  
mov word [ebx], 5    ; écriture sur 2 octets  
mov dword [ebx], 5   ; écriture sur 4 octets
```

① Représentation de l'information

② Architecture de l'ordinateur

③ Le processeur 80x86

④ **Langage Assembleur**

Structure d'un programme assembleur

Adressages

Les instructions

La pile et les procédures

Chaînes de caractères

Appels systèmes

⑤ Architectures avancées

Instructions avancées

Mémoire cache

Pipeline

RISC

- Instruction de transferts de données / affectation (mov, etc.)
- Instructions arithmétiques (add, sub, dec, inc, neg, ...)
- Instructions logiques (and, or, etc.)
- Instructions de contrôle de flot (jmp, loop, call, etc.)

mov dest, source

- **source** : immédiat, registre général, adresse mémoire
- **dest** : registre général, adresse mémoire
- opérandes de **même taille** !

Exemples:

```
mov ebx, eax           ; ebx := eax
mov eax, [edx]         ; eax := 32 bits lus en mémoire à l'adresse contenue
                       ; dans edx
mov word [ebx], 74     ; écrit de 74 sur 2 octets à l'adresse mémoire
                       ; contenue dans ebx
```

add x, y

- addition binaire, valable en signés et non-signés
- équivaut à $x := x + y$
- si le résultat “déborde” la représentation binaire, alors affectation du CARRY Flag (registre EFLAGS)

Exemple :

- $11110011 + 10001000 = 101111011$
- 8 bits + 8 bits \rightarrow 9 bits max : 8 bits + CARRY flag (CF)
- Les autres flags affectés :
 - SF = 0 si le bit de poids fort = 0
 - ZF = 1 si le résultat est nul
 - OF = 0 si le résultat peut être stocké dans la destination

sub x, y

- Mêmes remarques que pour l'addition
- Nombres négatifs = complément à deux
 - pour calculer le complément à deux : **neg x**
 - attention aux flags :
 - $4 + (-1) = 3$
 - $00000100 + 11111111 = [1]00000011$ (3)
 - il faut ignorer le flag CF !

inc x

- équivaut à $x := x + 1$

dec x

- équivaut à $x := x - 1$

mul x

- Multiplication de **eax**, **ax**, ou **al** par l'opérande *x* (zone mémoire ou registre)
- Le résultat tient dans un nombre de bits égal à deux fois la taille de l'opérande *x*

```
mul bl      ; ax := al * bl
mul bx      ; dx:ax := ax * bx
mul ecx     ; edx:eax := eax * ecx
```

`div x`

- Division de **edx:eax**, **dx:ax**, ou **ax** par l'opérande `x` (zone mémoire ou registre)
- Le nombre de bits divisés est égal à deux fois la taille de l'opérande `x`

```
div bl      ; al := ax / bl          et ah := ax mod bl (reste)
div bx      ; ax := dx:ax / bx       et dx := dx:ax mod bx
div ecx     ; eax := edx:eax / ecx   et edx := edx:eax mod ecx
```

Notes concernant **mul** x et **div** x :

- C'est la taille de l'opérande x qui spécifie les registres impliqués
 - il faut parfois spécifier la taille de l'opérande x
 - ex: `mul byte [bx]`
- Il n'est pas possible d'utiliser des constantes ou des valeurs immédiates
- Pour la multiplication/division avec des nombres négatifs, voir **imul** et **idiv**

Notes concernant **mul** x et **div** x :

- Il n'est pas possible de diviser un octet par un octet, ou 2 octets par 2 octets

Exemple : un octet k divisé par un octet l

```
mov al, k
cbw          ; complète le registre ah avec des zéros
mov bl, l
div bl       ; divise ax par bl
```

- Instructions de conversion disponibles :
 - **cbw** (*Convert Byte to Word*) : étend à 16 bits l'octet situé en **al**, et place le résultat en **ax**
 - **cwd** (*Convert Word to Double-word*) : étend à 32 bits les 2 octets situés en **ax**, et place le résultat dans **dx:ax**
 - **cwde** (*Convert Word to Extended Doubleword*) : convertit le double-mot situé en **eax** et place le résultat dans **edx:eax**



Décalage des bits d'un registre vers la droite ou vers la gauche

- pour décoder des données bit à bit
- pour diviser/multiplier rapidement par une puissance de 2
 - décaler **ax** de n bits vers la gauche revient à le multiplier par 2^n
 - décaler **ax** de n bits vers la droite revient à le diviser par 2^n

shl *registre, n*

shr *registre, n*


- **shl** (*Shift Left*) : décale les bits du registre de n positions vers la gauche
- **shr** (*Shift Right*) : décale les bits du registre de n positions vers la droite
- le bit de gauche (ou de droite pour **shr**) est transféré dans CF
- les bits introduits sont à zéro



- **sal** : décalage arithmétique gauche
 - identique à **shl**
- **sar** : décalage arithmétique droit
 - si bit de poids fort = 1, alors le bit inséré est 1
 - sinon, 0


- **rol** *registre, 1* (*Rotate Left*)

- rotation vers la gauche : le bit de poids fort passe à droite, et est aussi copié dans CF
- les autres bits sont décalés d'une position




- **ror** *registre, 1* (*Rotate Right*)


- comme **rol**, mais à droite



- **rcl** *registre, 1* (*Rotate Carry Left*)
 - rotation vers la gauche en passant par CF



- **rcr** *registre, 1* (*Rotate Carry Right*)
 - comme **rcl**, mais à droite



- Opérateurs logiques : **and**, **or**, **xor** et **not**
 - calcul **bit à bit** : pas de propagation de retenue
- sous la forme :

or dest, source

- *dest*: registre ou emplacement mémoire
- *source*: valeur immédiate, registre ou adresse mémoire

AND	0	1	OR	0	1	XOR	0	1	NOT	0	1
0	0	0	0	0	1	0	0	1		1	0
1	0	1	1	1	1	1	1	0			

Utilisations :

- mise à zéro d'un registre:
 - `and ax, 0x0000`
 - `xor ax, ax`
- forcer certains bits à 1:
 - `or ax, 0xff00`
l'octet de poids fort de `ax` vaut `0xff`, l'octet de poids faible reste inchangé
- forcer certains bits à 0:
 - `and ax, 0xff00`
l'octet de poids faible vaut `00`, l'octet de poids fort reste inchangé
- inverser certains bits:
 - `xor ax, 0xffff` ; inverse tous les bits de `ax`

- Le processeur : fonctionnement séquentiel
 - exécute une instruction en mémoire, puis la suivante
 - cycle de fonctionnement:
 - ① lire et décoder l'instruction à l'adresse EIP
 - ② $EIP \leftarrow EIP + \text{taille de l'instruction}$
 - ③ exécuter l'instruction
 - le registre EIP contient l'adresse de la prochaine instruction à exécuter
- Comment
 - répéter une suite d'instruction ??
 - déclencher une action en fonction d'un test ??

Solution :

- Utilisation d'une instruction de branchement ou saut
 - on indique au processeur l'adresse de la prochaine instruction (modifie la valeur de EIP)
- Deux catégories de sauts :
 - **saut inconditionnel** : toujours effectué
 - **saut conditionnel** : effectué seulement si une condition est vérifiée

`jmp dest`

- **saut incondicional**

- *dest* : label, registre, ou adresse

- Exemple:

```
0x0100  B8 00 00  mov ax, 0           ; ax ← 0
0x0103  A3 01 40  mov [0x0140], ax      ; écrit le contenu de ax à l'adresse 0x140
0x0106  EB FC    jmp 0x0103           ; branchement à l'adresse 0x103
0x0107  B8 00 10  mov ax, 0x10         ; jamais exécuté !
```

saut conditionnel : `jcc`

- basé sur la valeur des indicateurs EFLAGS (ZF, CF, SF, OF)
- pour comparer 2 valeurs : instruction `cmp ax, bx`
 - compare les deux opérandes par soustraction
 - modifie les indicateurs EFLAGS

Exemple :

```
cmp eax, 5
js titi      ; saut à titi si SF = 1
jz tata      ; saut à tata si ZF = 1
jae toto     ; saut à toto si eax >= 5
```

Tests conditionnels:

Test	Signé	Non signé
=	je	je
≠	jne	jne
<	jl/jnge	jb/jnae
≤	jle/jng	jbe/jna
>	jg/jnle	ja/jnbe
≥	jge/jnl	jae/jnb

jz (jump if zero), jo (jump if overflow), js (jump if sign)

Traduction du **si alors sinon** (*if*) :

```
si eax=1
alors
    ebx ← 10
sinon
    ecx ← 20
finsi
```

```
si_:    cmp eax, 1
        jne sinon
alors:  mov ebx, 10
        jmp finsi
sinon:  mov ecx, 20
finsi:  ...
```

Traduction du **pour** (*for*) :

```
pour i=0 jusqu'à i=10
    ...
finpour
```

```
                mov ecx, 0
pour:           cmp ecx, 10
                je finpour
                ...
                inc ecx
                jmp pour
finpour:       ...
```

Traduction du **tantque** (*while*) :

```
ebx ← 5
tant que ebx>0 faire
    ebx ← ebx - 1
    ...
fin tant que
```

```
                                mov ebx, 5
tantque:                        cmp ebx, 0
                                jle fintantque
                                dec ebx
                                ...
                                jmp tantque
fintantque:                    ...
```

Traduction du **cas** (*switch*) :

```
cas où
  bx=1: ...
  bx=2: ...
  bx=3: ...
  sinon: ...
fin cas
```

```
cas:
cas1:  cmp bx, 1
      jne cas2
      ...
      jmp fincas
cas2:  cmp bx, 2
      jne cas3
      ...
      jmp fincas
cas3:  cmp bx, 3
      jne sinon
      ...
      jmp fincas
sinon: ...
fincas: < . . . >
```


① Représentation de l'information

② Architecture de l'ordinateur

③ Le processeur 80x86

④ **Langage Assembleur**

Structure d'un programme assembleur

Adressages

Les instructions

La pile et les procédures

Chaînes de caractères

Appels systèmes

⑤ Architectures avancées


Instructions avancées

Mémoire cache

Pipeline

RISC


- La pile est une structure (et une zone mémoire) qui sert à stocker temporairement des informations
- Utilisée lors d'appel de procédures (passage de paramètres)
- Fonctionne en mode LIFO (*Last In First Out*)



- la pile “grandit” vers le bas
- EBP = adresse du “fond” de la pile
- ESP = adresse du sommet de la pile (dernier élément empilé)

- **push** *arg* : empiler *arg* (reg., case mémoire, valeur)
- **pop** *arg* : dépiler dans *arg* (reg., case mémoire)


- empilement de mots (16bits) ou double-mots (32bits)
- c'est l'argument qui détermine la taille
- parfois nécessaire d'indiquer la taille



```
mov ax, 5
mov ebx, 0x34
push ax
push ebx
pop ecx
pop [edx]
```

La pile


Exemple




```
mov ax, 5  
mov ebx, 0x34  
push ax  
push ebx  
pop ecx  
pop [edx]
```

La pile


Exemple




```
mov ax, 5  
mov ebx, 0x34  
push ax  
push ebx  
pop ecx  
pop [edx]
```



```
mov ax, 5
mov ebx, 0x34
push ax
push ebx
pop ecx ; ecx ← 0x34
pop [edx]
```

```
mov ax, 5
mov ebx, 0x34
push ax
push ebx
pop ecx ; ecx ← 0x34
pop [edx]
```



```
mov ax, 5
mov ebx, 0x34
push ax
push ebx
pop ecx    ; ecx ← 0x34
pop word [edx]; [edx] ← 0x05
```

Une procédure

- est une suite d'instructions
- possède un **début** et une **fin**
 - début signalé par un *label*
 - fin signalée par l'instruction **ret**

Appel d'une procédure avec l'instruction **call** *<label>*

Attention :

- il faut que la pile soit dans le même état à la fin de la procédure qu'avant son appel
- EIP doit être en sommet de pile (instruction **ret**)

```
_start:  
    ...  
    call une_proc  
    ...  
    ...  
  
une_proc:  
    ...  
    ...  
    ret
```

```
_start:  
    ...  
    call une_proc  
EIP →    ...  
    ...  
  
une_proc:  
    ...  
    ...  
    ret
```

```
_start:  
...  
call une_proc  
...  
...  
une_proc:  
...  
...  
ret
```

EIP →

EIP est empilé (pour s'en "souvenir")
EIP ← @une_proc

```
_start:  
  ...  
  call une_proc  
  ...  
  ...  
une_proc:  
EIP → ...  
  ...  
  ret
```

EIP est empilé (pour s'en "souvenir")
EIP ← @une_proc

```
_start:  
  ...  
  call une_proc  
  ...  
  ...  
une_proc:  
  ...  
EIP → ...  
  ret
```

EIP est empilé (pour s'en "souvenir")
EIP ← @une_proc



```
_start:  
    ...  
    call une_proc  
    ...  
    ...  
une_proc:  
    ...  
    ...  
EIP → ret
```


EIP est empilé (pour s'en "souvenir")
EIP ← @une_proc

```
_start:  
  ...  
  call une_proc  
  ...  
  ...  
une_proc:  
  ...  
  ...  
  ret
```

EIP →

EIP est empilé (pour s'en "souvenir")
EIP ← @une_proc





Une procédure est identifiée uniquement par un *label*

→ **Comment passer des paramètres ?**

Une procédure est identifiée uniquement par un *label*

→ **Comment passer des paramètres ?**

Solutions :

- grâce à des variables (globales!) → NON !

Une procédure est identifiée uniquement par un *label*

→ **Comment passer des paramètres ?**

Solutions :


- grâce à des variables (globales!) → NON !
- grâce aux registres → très limité

Une procédure est identifiée uniquement par un *label*

→ **Comment passer des paramètres ?**

Solutions :


- grâce à des variables (globales!) → NON !
- grâce aux registres → très limité
- **grâce à la pile** → pas de limitation (sauf la taille du segment)
 - 1 on empile les paramètres
 - 2 on appelle la procédure



```
_start:  
    ...  
    push word 5  
    call maproc  
    ...  
maproc :  
    ...  
    ret
```

Procédures


Passage de paramètres




```
_start:  
    ...  
    push word 5  
    call maproc  
    ...  
maproc :  
    ...  
    ret
```

Procédures

Passage de paramètres



```
_start:  
    ...  
    push word 5  
    call maproc  
    ...  
maproc :  
    ...  
    ret
```



```
_start:  
    ...  
    push word 5  
    call maproc  
    ...  
maproc :  
    ...  
    ret
```

Dans la procédure `maproc`,
comment récupérer le paramètre 5 ?


- On ne peut lire les paramètres qu'au moyen du registre **ebp** (pointeur de base de la pile)

Solution:

→ On initialise **ebp** avec la valeur de **esp**
(en ayant pris soin de sauvegarder *avant* la valeur de **ebp**)

Procédures


Passage de paramètres



```
_start:  
  ...  
  push word 5  
  call maproc  
  ...  
maproc :  
  push ebp    ; on mémorise ebp  
  mov ebp, esp  
  mov ax, [ebp+8]  
  ...  
  
  ret
```

Procédures


Passage de paramètres



```
_start:  
  ...  
  push word 5  
  call maproc  
  ...  
maproc :  
  push ebp ; on mémorise ebp  
  mov ebp, esp  
  mov ax, [ebp+8]  
  ...  
  
  ret
```

Procédures


Passage de paramètres



```
_start:  
  ...  
  push word 5  
  call maproc  
  ...  
maproc :  
  push ebp    ; on mémorise ebp  
  mov ebp, esp  
  mov ax, [ebp+8]  
  ...  
  
  ret
```


Procédures

Passage de paramètres




```
_start:
    ...
    push word 5
    call maproc
    ...
maproc :
    push ebp    ; on mémorise ebp
    mov ebp, esp
    mov ax, [ebp+8]
    ...


    ret
```

Procédures

Passage de paramètres



```
_start:  
  ...  
  push word 5  
  call maproc  
  ...  
maproc :  
  push ebp    ; on mémorise ebp  
  mov ebp, esp  
  mov ax, [ebp+8]  
  ...  
  
  ret
```




```
_start:  
  ...  
  push word 5  
  call maproc  
  ...  
maproc :  
  push ebp    ; on mémorise ebp  
  mov ebp, esp  
  ...
```

Aïe !

- L'instruction *ret* s'attend à trouver EIP en sommet de pile !
- Une procédure doit rendre la pile et les registres dans l'état où elle les a trouvés

Procédures


Passage de paramètres



```
_start:
    ...
    push word 5
    call maproc
    ...
maproc :
    push ebp    ; on mémorise ebp
    mov ebp, esp
    mov ax, [ebp+8]
    ...
    pop ebp
    ret
```

Procédures


Passage de paramètres



```
_start:
    ...
    push word 5
    call maproc
    ...
maproc :
    push ebp    ; on mémorise ebp
    mov ebp, esp
    mov ax, [ebp+8]
    ...
    pop ebp
    ret
```

Procédures

Passage de paramètres



```
_start:
    ...
    push word 5
    call maproc
    ...
maproc :
    push ebp    ; on mémorise ebp
    mov ebp, esp
    mov ax, [ebp+8]
    ...
    pop ebp
    ret
```

① Représentation de l'information

② Architecture de l'ordinateur

③ Le processeur 80x86

④ Langage Assembleur

Structure d'un programme assembleur

Adressages

Les instructions

La pile et les procédures

Chaînes de caractères

Appels systèmes

⑤ Architectures avancées

Instructions avancées

Mémoire cache

Pipeline

RISC

- Déclaration :
 - `texte1 db 'ceci est un texte', 0`
 - Tableau d'octets
 - Equivaut à :
`texte1 db 'c','e','c','i',' ','e','s','t',' ','u','n',' ','t','e','x','t','e', 0`
- Instructions spécialisées pour la manipulation de chaînes (plus généralement les tableaux)

Les instructions de tableaux/chaînes :

- Utilisent des registres d'index dédiés
 - **esi** (*Source Index*) : adresse source
 - **edi** (*Destination Index*) : adresse destination
- Effectuent une opération impliquant généralement
 - **eax** (ou **ax** ou **al**) : registre qui contient la donnée
- Puis incrémentent ou décrémentent les registres d'index (traitement "caractère par caractère")

- Sens de parcours de la chaîne/du tableau :
 - défini par le flag DF (*Direction Flag*)
- Instructions pour spécifier le sens :
 - **cld** (*Clear Direction flag*) : incrémentation **esi/edi**
 - **std** (*Set Direction flag*) : décrémentation **esi/edi**

Ne pas oublier de commencer par **cld** ou **std** !

Lire en mémoire :

- **lods b**
 - Remplit le registre **al** avec l'octet pointé par **esi**
 - Incrémente/décrémente **esi**
- **lodsw** : remplit **ax**, **esi \pm 2**
- **lodsd** : remplit **eax**, **esi \pm 4**
- **b**=byte (1 octet), **w**=word (2 octets),
d=double-word (4 octets)

Ecrire en mémoire :

- **stosb**
 - Le contenu de **al** est copié dans la case pointée par **edi**
 - Incrémente/décrémente **edi**
- **stosw** : contenu de **ax**, **edi** \pm 2
- **stosd** : contenu de **eax**, **edi** \pm 4

Transfert d'un emplacement mémoire à un autre :

- **movsb**
 - l'octet de la zone mémoire pointée par **esi** est copié dans la zone mémoire pointée par **edi**
 - Incrémente/décrémente **esi** et **edi**
- **movsw** : transfert de 2 octets, **esi** et **edi** ± 2
- **movsd** : transfert de 4 octets, **esi** et **edi** ± 4

Le préfixe d'instruction **rep** :

- Pour répéter une instruction de chaîne un certain nombre de fois
- Le nombre d'itérations est fixé par **ecx**

Exemple:

```
mov ecx, 5  
rep movsb ; répète 5 fois l'instruction movsb
```

Pour récupérer la longueur d'une chaîne :

- au moment de la déclaration :

```
ch1 db 'un texte', 0  
long_ch1 equ $ - ch1
```

Comparaison de chaînes de caractères :

- **cmpsb**
 - compare l'octet en **esi** avec l'octet en **edi**
 - affecte le flag ZF
 - ZF = 1 si [esi] = [edi]
 - ZF = 0 sinon
 - Incrmente/décrémente **esi** et **edi**
- **cmpsw** : compare 2 octets, **esi** et **edi** ± 2
- **cmpsd** : compare 4 octets, **esi** et **edi** ± 4

Recherche d'un caractère dans une chaîne :

- **scasb**
 - compare le contenu du registre **al** avec l'octet en **edi**
 - affecte le flag ZF
 - ZF = 1 si $al = [edi]$
 - ZF = 0 sinon
 - Incrémente/décrémente **edi**
- **scasw** : recherche **ax**, **edi** ± 2
- **scasd** : recherche **eax**, **edi** ± 4

Variantes du préfixe **rep**:

- **repe**
Répète l'instruction qui suit tant que ZF est allumé, ou au maximum **ecx** fois
- **repne**
Répète l'instruction qui suit tant que ZF est éteint, ou au maximum **ecx** fois

① Représentation de l'information

② Architecture de l'ordinateur

③ Le processeur 80x86

④ Langage Assembleur

Structure d'un programme assembleur

Adressages

Les instructions

La pile et les procédures

Chaînes de caractères

Appels systèmes

⑤ Architectures avancées

Instructions avancées

Mémoire cache

Pipeline

RISC

- BIOS (*Basic Input Output System*) : partie de l'OS du plus bas niveau
 - opérations très primitives : lecture clavier, affichage écran en mode texte, accès simplifié lecteurs et disque dur, accès au port série et parallèle
- Le programme du BIOS se trouve en mémoire morte (ROM)
- Chaque modèle de PC est vendu avec une version du BIOS adaptée à sa configuration matérielle

- Le BIOS \simeq librairie de fonctions
 - Chaque fonction exécute une tâche bien précise (par exemple, afficher un caractère donné sur l'écran)
- L'appel de l'une de ces fonctions = **appel système** (*syscall*)
- Fonctions du BIOS \neq procédures appelées avec **call**
 - Le code du BIOS en ROM est non modifiable
 - Il a été prévu de pouvoir modifier le comportement du BIOS en cours d'utilisation (ex: gestion d'un nouveau périphérique)
 - Le BIOS étant différent d'un ordinateur à l'autre, les adresses des fonctions changent...

- Le BIOS \simeq librairie de fonctions
 - Chaque fonction exécute une tâche bien précise (par exemple, afficher un caractère donné sur l'écran)
- L'appel de l'une de ces fonctions = **appel système** (*syscall*)
- Fonctions du BIOS \neq procédures appelées avec **call**
 - Le code du BIOS en ROM est non modifiable
 - Il a été prévu de pouvoir modifier le comportement du BIOS en cours d'utilisation (ex: gestion d'un nouveau périphérique)
 - Le BIOS étant différent d'un ordinateur à l'autre, les adresses des fonctions changent...

Comment ça marche ?

Solution :

- Utilisation d'une table d'indirection : la table des **vecteurs d'interruptions**
 - table placée en RAM
 - contient les adresses (en ROM ou RAM) des fonctions du BIOS
 - implantée à partir de l'adresse 0x00000000 (première case mémoire)
 - initialisée par le BIOS lui-même au moment du démarrage

0x00000008 ...

0x00000004 adresse de la deuxième fonction du BIOS

0x00000000 adresse de la première fonction du BIOS

- Chaque élément de la table occupe 4 octets (adresse 32 bits)
 - table à 256 éléments (→ 1Ko)
 - exemple : si l'on sait que la fonction du BIOS qui affiche un caractère est la 33^{ème}, on va l'appeler en lisant la 33^{ème} ligne de la table, puis en allant exécuter les instructions à l'adresse trouvée

- Chaque élément de la table occupe 4 octets (adresse 32 bits)
 - table à 256 éléments (\rightarrow 1Ko)
 - exemple : si l'on sait que la fonction du BIOS qui affiche un caractère est la 33^{ème}, on va l'appeler en lisant la 33^{ème} ligne de la table, puis en allant exécuter les instructions à l'adresse trouvée

...

0x00000084 0xF123A508 (car $4 \times 33 = 0x84$)

...

- Chaque élément de la table occupe 4 octets (adresse 32 bits)
 - table à 256 éléments (\rightarrow 1Ko)
 - exemple : si l'on sait que la fonction du BIOS qui affiche un caractère est la 33^{ème}, on va l'appeler en lisant la 33^{ème} ligne de la table, puis en allant exécuter les instructions à l'adresse trouvée

...

0x00000084 0xF123A508 (car $4 \times 33 = 0x84$)

...

- La table des vecteurs d'interruptions contient des valeurs différentes pour chaque version de BIOS
 - peut être modifiée pour pointer sur du code en mémoire principale, modifiant ainsi le BIOS existant

- L'Unité de Traitement exécute séquentiellement les instructions ou effectue des sauts programmés (call, jmp)
- Il existe des situations où l'UT est "déroutée" de son fonctionnement (= **interruptions**)
 - *reset* : signal envoyé au processeur pour un redémarrage
 - Interruptions physiques (externes) : appels d'autres périphériques
 - Exceptions (interruptions internes) : débordement de pile, dépassement de capacité mémoire, division par zéro, etc.
 - Appels systèmes (interruptions logicielles) : appels du programme lui-même (int 0x80, etc.)

- L'Unité de Traitement exécute séquentiellement les instructions ou effectue des sauts programmés (call, jmp)
- Il existe des situations où l'UT est "déroutée" de son fonctionnement (= **interruptions**)
 - *reset* : signal envoyé au processeur pour un redémarrage
 - Interruptions physiques (externes) : appels d'autres périphériques
 - Exceptions (interruptions internes) : débordement de pile, dépassement de capacité mémoire, division par zéro, etc.
 - **Appels systèmes (interruptions logicielles) : appels du programme lui-même (int 0x80, etc.)**

`int n`

- Permet d'appeler la $n^{\text{ième}}$ fonction de la table des vecteurs d'interruptions
 - n est compris entre 0 et 255
- Similaire à l'instruction **call**
 - sauf que l'adresse de destination est donnée par la table des vecteurs d'interruptions
 - les indicateurs sont automatiquement sauvegardés sur la pile
 - l'adresse de retour *complète* est empilée (car le code de la fonction n'est pas nécessairement dans le même segment de code que le programme)

- Le système Linux repose sur le BIOS :
il appelle des fonctions du BIOS pour interagir avec le matériel
- Les fonctions de Linux s'utilisent comme celles du BIOS, via des vecteurs d'interruptions
 - fonctions de plus haut niveau que celles du BIOS (e/s, ouvertures fichiers, etc.)
- Les fonctions de Linux s'appellent à l'aide du vecteur 0x80
 - La valeur du registre **eax** permet d'indiquer quelle est la fonction Linux appelée :

```
mov eax, n ; n = numéro de la fonction Linux  
int 0x80
```

Fonction n°1 : exit (fin de programme)

eax : 1

ebx : code de sortie

Fonction n°4 : write (ex: afficher à l'écran)

eax : 4

ebx : descripteur de fichier (flux de sortie standard : 1)

ecx : adresse du buffer à écrire

edx : nombre d'octets à écrire

Fonction n°3 : **read** (ex: saisie au clavier)

eax : 3

ebx : descripteur de fichier (flux d'entrée standard : 0)

ecx : adresse du buffer où les caractères seront stockés

edx : nombre d'octets à lire

Fonction n°5 : open

eax : 5

ebx : adresse du tableau contenant le nom du fichier à ouvrir

ecx : bits d'accès (ex: 02 read-write)

edx : bits de permissions (00200 : le créateur est le propriétaire)

En retour, **eax** = descripteur de fichier

- 1 Représentation de l'information
- 2 Architecture de l'ordinateur
- 3 Le processeur 80x86
- 4 Langage Assembleur
 - Structure d'un programme assembleur
 - Adressages
 - Les instructions
 - La pile et les procédures
 - Chaînes de caractères
 - Appels systèmes
- 5 Architectures avancées
 - Instructions avancées
 - Mémoire cache
 - Pipeline
 - RISC

- 1 Représentation de l'information
- 2 Architecture de l'ordinateur
- 3 Le processeur 80x86
- 4 Langage Assembleur
 - Structure d'un programme assembleur
 - Adressages
 - Les instructions
 - La pile et les procédures
 - Chaînes de caractères
 - Appels systèmes
- 5 Architectures avancées
 - Instructions avancées
 - Mémoire cache
 - Pipeline
 - RISC

Au delà des instructions classiques, Intel/AMD/... ont introduits des instructions spécialisées

MMX (3DNow ! chez AMD)

- MMX (MultiMedia eXtension ou Matrix Math eXtension) est un jeu d'instructions pour le calcul matriciel (addition de 4 entiers sur 16 bits en une seule instruction par ex) ;
- en 1996 avec le Pentium ;
- ajout de 8 registres sur 64 bits (MM0 à MM7) ;
- 57 instructions de calcul

SSE/SSE2/SSE3/SSE4

- SSE (Streaming SIMD Extensions)
- en 1999 avec le Pentium 3 ;
- 8 nouveaux registres sur 128 bits (XMM0 à XMM7)
- 70 instructions de calcul, de déplacement, de conversion, ...

- 1 Représentation de l'information
- 2 Architecture de l'ordinateur
- 3 Le processeur 80x86
- 4 Langage Assembleur
 - Structure d'un programme assembleur
 - Adressages
 - Les instructions
 - La pile et les procédures
 - Chaînes de caractères
 - Appels systèmes
- 5 Architectures avancées
 - Instructions avancées
 - Mémoire cache
 - Pipeline
 - RISC

Le cache contient une copie des données lorsqu'elles sont coûteuses (en termes de temps d'accès)

L'utilisation des données peut être réalisée en accédant à la copie **en cache** plutôt qu'en récupérant les données.

Fonctionnement

- 1. le processeur demande une information (une lecture, par exemple) ;
- 2. le cache vérifie s'il possède cette information :
 - s'il la possède, il la retransmet au processeur ;
 - s'il ne la possède pas, il la demande à la mémoire principale
- 3. le processeur traite la demande et renvoie la réponse au cache ;
- 4. le cache la stocke pour utilisation ultérieure et la retransmet au processeur au besoin.

Pourquoi ça marche ?

Principes

- principe de localité spatiale : l'accès à une donnée située à une adresse X va probablement être suivi d'un accès à une zone tout proche de X ;
- principe de localité temporelle : l'accès à une zone mémoire à un instant donné a de fortes chances de se reproduire dans la suite immédiate du programme.

- 1 Représentation de l'information
- 2 Architecture de l'ordinateur
- 3 Le processeur 80x86
- 4 Langage Assembleur
 - Structure d'un programme assembleur
 - Adressages
 - Les instructions
 - La pile et les procédures
 - Chaînes de caractères
 - Appels systèmes
- 5 Architectures avancées
 - Instructions avancées
 - Mémoire cache
 - Pipeline**
 - RISC

Comment est exécutée une instruction ?

- 1. Lire une instruction en mémoire (fetch).
- 2. Comprendre l'instruction (decode).
- 3. Sélectionner l'opération à effectuer dans "unité de traitement".
- 4. Charger les données si nécessaire (fetch operands).
- 5. Effectuer le calcul (execute).
- 6. Ranger le résultat du calcul (store).
- 7. Aller à 1.


- l'exécution d'une instruction est décomposée par l'unité de commande en plusieurs phases "disjointes" ;
- chacune de ces phases sont prises en charge par un module ;
- ces modules travaillent en parallèle avec les autres.

On commence ainsi le traitement d'une nouvelle instruction avant que la précédente ne soit terminée

Recouvrement

On ne peut en effet jamais être sûr qu'une instruction est terminée avant que la suivante ne s'exécute.

Architectures avancées - Pipeline



- cycle mineur : temps nécessaire à une phase
- cycle majeur : temps total pour l'exécution d'une instruction

Longueur du pipeline


- Pentium : 5
- Pentium 3 : 10
- Pentium 4 (Northwood) : 20
- Pentium 4 (Prescott) : 31
- AMD Athlon : 10
- AMD Athlon 64 : 12

Les difficultés

- les accès concurrents à la mémoire (recherche instruction et recherche opérande simultanés),
- les branchements,
- les différentes durées passées dans chaque étage :
 - aspect structurel : certaines opérations sont plus longues que d'autres (une addition dure plus qu'un décalage),
 - aspect dynamique : un accès à la mémoire `mov ax, [mem]` plus long qu'un transfert entre registres `mov ax,bx`
- les problèmes de dépendance (ou de précédence) : accès simultanés aux mêmes opérandes par des instructions différentes,
- les interruptions.

La même instruction sur des opérandes différents


- I_N : MOV AX, [mem]
- I_{N+1} : MOV AX, BX



- problème : il s'agit ici du problème plus général des accès à la mémoire.
- solution : introduire des délais pour synchroniser les instructions du pipeline sur la plus lente (qui sont les accès mémoire)

Que faire dans le cas du déroutement vers l'adresse cible alors que l'unité fetch a déjà été chercher l'instruction suivante ?

- I_1 : CMP AX, 0
- I_2 : JMP J1
- I_3 : ADD BX, CX
- ...
- I_n : J1: ADD AX, CX



- on appelle pénalité le nombre de cycles perdus si on suspend le pipeline jusqu'à obtention de l'instruction suivante.
- dans l'exemple, on doit annuler l'instruction I_3

Une solution : prédiction dynamique

Branch target buffer (BTB)

- utilisation d'un cache associatif utilisé par l'étage `fetch` :
 - pour les n dernières adresses d'instructions de branchement, l'adresse de l'instruction suivante qui a été choisie.
- lorsque le pipeline décode une instruction de branchement :
 - il vérifie si elle n'est pas dans le BTB,
 - si elle y est, alors, le module `fetch` va chercher l'instruction suivante à l'adresse associée,
 - sinon, le pipeline est suspendu pendant le calcul de l'instruction suivante, puis l'adresse de ce branchement et celle de l'instruction suivante effective sont rangées dans le BTB.

Le problème de dépendance : une dépendance entre deux instructions I_i et I_{i+k} apparaît lorsque l'instruction I_{i+k} travaille sur les mêmes données que I_i .

Trois classes :

- RAW (Read After Write) : I_{i+k} utilise (lecture) un opérande mis à jour (écriture) par I_i et doit donc attendre la fin de I_i ,
- WAR (Write After Read) : I_{i+k} modifie (écriture) un opérande qui est utilisé (lecture) par I_i ,
- WAW (Write After Write) : I_{i+j} et I_i mettent à jour (écriture) une information commune dans un ordre qui doit être respecté.

Les solutions

- introduction de délais,
- solution logicielle : le compilateur se charge d'engendrer du code évitant le conflit.

Réarrangement du code : $I = J + K + L$

Première version

```
mov ax, [j]
mov bx, [k]
mov cx, [l]
add bx, cx
add ax, bx
```

L'affectation du registre cx par le contenu de la variable l est réalisée trop tardivement !

Deuxième version

```
mov cx, [l]  
mov bx, [k]  
mov ax, [j]  
add bx, cx  
add ax, bx
```

- 1 Représentation de l'information
- 2 Architecture de l'ordinateur
- 3 Le processeur 80x86
- 4 Langage Assembleur
 - Structure d'un programme assembleur
 - Adressages
 - Les instructions
 - La pile et les procédures
 - Chaînes de caractères
 - Appels systèmes
- 5 Architectures avancées
 - Instructions avancées
 - Mémoire cache
 - Pipeline
 - RISC

Une autre architecture de processeur : RISC

- de manière générale :
 - moins de 20 % instructions utilisées représentent plus de 80 % du temps
- simplification des processeurs :
 - instructions courantes seulement
 - plus simples, mieux optimisées, plus efficaces
 - puce moins grosse, moins gourmandes en énergie, ...
- processeurs à architecture RISC (Reduced Instruction Set Computer)

Conséquences

- instructions de taille fixe
- pipelines plus efficaces
- ... mais compilateur plus compliqué

CISC

- > 200 instructions
- taille variable des instructions
- instructions : les simples sont câblées mais les complexes sont sous forme de micro-code (nécessité d'un automate de séquençement)
- accès mémoire pour toutes instructions
- vitesse typique : une instruction dure entre 3 et 10 cycles

RISC

- < 100 instructions
- format fixe
- instructions câblées
- accès mémoire pour instructions de chargement
- vitesse typique : 1 instruction dure 1 cycle

CISC

- avantages :
 - développement plus simple
 - très répandu
- inconvénients :
 - puce plus grosse et plus compliquée
 - évolutions limitées
 - plusieurs cycles par instruction

RISC

- avantages :
 - puce plus petite
 - fréquence plus élevée
 - exécution plus rapide
- inconvénients :
 - compilateur complexe
 - programmes longs (nécessitent plus de mémoire)

Quelques exemples de processeurs

- ARM7TDMI, Samsung ARM1176JZF : les processeurs des iPod, iPhone, ... d'Apple
- la famille des Marvell XScale : embarqués dans des PDAs
- l'architecture Power d'IBM et de Freescale : consoles de jeux Wii, Xbox 360, ...
- PowerPC
- SPARC