

Institut Supérieur des Études Technologiques de Radès  
Département de Génie Électrique

## MICROPROCESSEUR

### *Support de cours*

*4ème niveau Génie Électrique*

Dr J.Y. Haggège  
*Ingénieur ENIT*  
*Aggregé Génie Électrique*  
*Technologue à l'ISET de Radès*

2003



# Table des matières

<b>1 Historique et évolution des ordinateurs</b>	<b>1</b>
1.1 « Préhistoire » des ordinateurs .....	1
1.2 Machines électromécaniques .....	1
1.3 Machines électroniques .....	1
1.4 Machines actuelles .....	2
<b>2 Architecture et fonctionnement d'un microprocesseur</b>	<b>3</b>
2.1 Structure d'un calculateur .....	3
2.2 Organisation de la mémoire centrale .....	4
2.3 Circulation de l'information dans un calculateur .....	5
2.4 Description matérielle d'un microprocesseur .....	6
2.5 Fonctionnement d'un microprocesseur .....	6
<b>3 Les mémoires</b>	<b>11</b>
3.1 Mémoires ROM et RAM .....	11
3.2 Schéma fonctionnel d'une mémoire .....	11
3.3 Interface microprocesseur/mémoire .....	12
3.4 Chronogrammes de lecture/écriture en mémoire .....	13
3.5 Connexion de plusieurs bus de mémoire .....	14
3.6 Décodage d'adresses .....	16
3.7 Classification des mémoires .....	17
<b>4 Le microprocesseur Intel 8086</b>	<b>19</b>
4.1 Description physique du 8086 .....	19
4.2 Schéma fonctionnel du 8086 .....	20
4.3 Description et utilisation des signaux du 8086 .....	20
4.4 Organisation interne du 8086 .....	26
4.5 Gestion de la mémoire par le 8086 .....	29
4.6 Le microprocesseur 8088 .....	32
<b>5 La programmation en assembleur du microprocesseur 8086</b>	<b>33</b>
5.1 Généralités .....	33
5.2 Les instructions de transfert .....	33
5.3 Les instructions arithmétiques .....	37
5.4 Les instructions logiques .....	38

5.5 Les instructions de branchement.....	42
5.6 Méthodes de programmation.....	48
<b>6 Les interfaces d'entrées/sorties</b>	<b>51</b>
6.1 Définitions.....	51
6.2 Adressage des ports d'E/S .....	52
6.3 Gestion des ports d'E/S par le 8086. . . . .	53
6.4 L'interface parallèle 8255. . . . .	55
6.5 L'interface série 8250. . . . .	60
<b>7 Les interruptions</b>	<b>71</b>
7.1 Définition d'une interruption.....	71
7.2 Prise en charge d'une interruption par le microprocesseur . . . . .	72
7.3 Adresses dessous-programmes d'interruptions. . . . .	73
7.4 Les interruptions du 8086 . . . . .	74
7.5 Le contrôleur programmable d'interruptions 8259 . . . . .	75
<b>Annexe: Jeud'instructions du 8086</b>	<b>77</b>
<b>Bibliographie</b>	<b>81</b>

# Chapitre 1

## Historique et évolution des ordinateurs

### 1.1 « Préhistoire » des ordinateurs

Les premières machines à calculer étaient purement mécaniques: bouliers, abaques,... (antiquité).

Première vraie machine à calculer : Pascal, 1642, machine à additionner.

Machine à multiplier: Leibniz, 1694, basée sur les travaux de John Napier (1617, logarithmes).

Première machine programmable: métier à tisser, Jacquard, XVIII<sup>e</sup> siècle, machine à cartes perforées.

Machine programmable universelle : Babbage, XVIII<sup>e</sup> siècle, non réalisable avec les technologies de l'époque (machines à vapeur), principe des machines actuelles.

### 1.2 Machines électromécaniques

Machine à calculer à cartes perforées: Hermann Hollerith, 1885, facilite le recensement américain.

Machines industrielles pour la comptabilité et les statistiques. Ces machines sont basées sur les relais électromécaniques (Aiken et Stibitz, 1936-1939).

### 1.3 Machines électroniques

Première machine à calculer électronique : ENIAC, 1944, Eckert et Mauchly, 18000 tubes électroniques, machine à programme câblé.

Machine à programme enregistré : John Von Neumann, 1946, les instructions sont enregistrées dans la mémoire du calculateur : ordinateur.

Premier ordinateur commercialisé : SSEC d'IBM, 1948.

Ordinateur à transistors : 1963, PDP5 de Digital Equipment Corporation (DEC), introduction des mémoires à ferrites : mini-ordinateurs.

Micro-ordinateurs : 1969-70, utilisation des circuits intégrés LSI.

Premier microprocesseur : Intel 4004 en 1971, puis 8008, premier micro-ordinateur : le Micral, 1973, France, puis l'Altair, 1975, Etats-Unis.

Autres microprocesseurs 8 bits : 8080 et 8085 d'Intel, 6800 de Motorola, Z80 de Zilog : microprocesseurs 8 bits, début des années 1980.

Microprocesseurs 16 bits : 8086/8088 d'Intel, 68000 de Motorola.

Microprocesseurs 32 bits en 1986 : 80386 d'Intel et 68020 de Motorola.

Fabrication en grandes séries des micro-ordinateurs : 1977, Apple, Commodore, Tandy, IBM PC + MS-DOS (Microsoft) en 1981.

## 1.4 Machines actuelles

Ordinateurs de plus en plus puissants, basés sur des microprocesseurs performants : Pentium, PowerPC, ...

Nouvelles architectures de microprocesseurs : RISC.


Applications multimédia, réseaux, ...

Systèmes embarqués : microcontrôleurs, processeurs de traitement de signal (DSP), ...

# Chapitre 2

## Architecture et fonctionnement d'un microprocesseur

### 2.1 Structure d'un calculateur



L'élément de base d'un calculateur est constitué par l'unité centrale de traitement (UCT, CPU: Central Processing Unit). L'UCT est constituée de:

- d'une unité arithmétique et logique (UAL, ALU: Arithmetic and Logic Unit): c'est l'organigramme du calculateur;
- de registres: zones de stockage des données de travail de l'UAL (opérandes, résultats intermédiaires);
- d'une unité de contrôle (UC, CU: Control Unit): elle envoie les ordres (ou commandes) à tous les autres éléments du calculateur afin d'exécuter un programme.

La mémoire centrale contient:

- le programme à exécuter: suivi d'instructions élémentaires;
- les données à traiter.

L'unité d'entrées/sorties (E/S) est un intermédiaire entre le calculateur et le monde extérieur.

L'unité de transfert supporte la circulation des données.

Les échanges d'ordres et de données dans le calculateur sont synchronisés par une horloge qui délivre des impulsions (signaux d'horloge) à des intervalles de temps fixes.


**Définition:** un microprocesseur consiste en une unité centrale de traitement (UAL + registres + unité de contrôle) entièrement contenue dans un seul circuit intégré. Un calculateur construit autour d'un microprocesseur est un microcalculateur ou un micro-ordinateur.

Remarque: un circuit intégré qui inclut une UCT, de la mémoire et des périphériques est un microcontrôleur.

## 2.2 Organisation de la mémoire centrale

La mémoire peut être vue comme un ensemble de cellules souhaitant contenir chacune une information: une instruction ou une donnée. Chaque case de mémoire est équipée d'une adresse.


Représentation:



Une case de mémoire peut être lue ou écrite par le microprocesseur (cas des mémoires vives) ou bien seulement lue (cas des mémoires mortes).

## 2.3 Circulation des informations dans un ordinateur

La réalisation matérielle des ordinateurs est généralement basée sur l'architecture de Von Neumann:




Le microprocesseur échange des informations avec la mémoire et l'unité d'entrée/sortie sous forme de mots binaires, au moyen d'un ensemble de connexions appelé bus. Un bus permet de transférer des données sous forme parallèle, c'est-à-dire en faisant circuler  $n$  bits simultanément.

Les microprocesseurs peuvent être classés selon la longueur maximale des mots binaires qu'ils peuvent échanger avec la mémoire et les E/S: microprocesseurs 8 bits, 16 bits, 32 bits, ...

Le bus peut être décomposé en trois bus distincts:

- le bus d'adresses permet au microprocesseur de spécifier l'adresse de la case mémoire à lire ou à écrire;
- le bus de données permet les transferts entre le microprocesseur et la mémoire ou les E/S;
- le bus de commandes transmet les ordres de lecture et d'écriture de la mémoire et des E/S.



Remarque : les bus de données et de commandes sont bidirectionnels, le bus d'adresse est unidirectionnel : seul le microprocesseur peut délivrer des adresses (il existe une dérogation pour les circuits d'accès directs à la mémoire, DMA).


## 2.4 Description matérielle d'un microprocesseur

Un microprocesseur se présente généralement sous la forme d'un circuit intégré munie d'un nombre important de broches. Exemples:

- Intel 8085, 8086, Zilog Z80: 40 broches, DIP (Dual In-line Package);
  - Motorola 68000: 64 broches, DIP;
  - Intel 80386: 196 broches, PGA (Pin Grid Array).


Technologies de fabrication: NMOS, PMOS, CMOS.

On peut représenter un microprocesseur par un schéma fonctionnel.



## 2.5 Fonctionnement d'un microprocesseur


Un microprocesseur exécute un programme. Le programme est une suite d'instructions stockées dans la mémoire. Une instruction peut être codée sur une ou plusieurs octets. Format d'une instruction:



## Exemple:


**ADDITIONNER**    casemémoire1, casemémoire2

Rangement en mémoire:



Pour exécuter les instructions dans l'ordre établi par le programme, le microprocesseur doit savoir à chaque instant l'adresse de la prochaine instruction à exécuter. Le microprocesseur utilise un registre contenant cette information. Ce registre est appelé pointeur d'instruction (IP: Instruction Pointer) ou compteur d'instructions ou compteur ordinal.

Exemple:




Remarque: la valeur initiale du pointeur d'instruction est fixée par le constructeur du microprocesseur. Elle vaut une valeur bien définie à chaque mise sous tension du microprocesseur ou bien lors d'une remise à zéro (reset).

Pour savoir quel type d'opération doit être exécuté (addition, soustraction, ...), le microprocesseur lit le premier octet de l'instruction pointé par le pointeur d'instruction (code opératoire) et le range dans un registre appelé registre d'instruction. Le code opératoire est codé par des circuits décodant le contenu dans le microprocesseur. Des signaux de commande pour l'UAL sont produits en fonction de l'opération demandée qui est alors exécutée.

Remarque: pour exécuter une instruction, l'UAL utilise des registres de travail, exemple: l'accumulateur, registre temporaire recevant des données intermédiaires.


Pendant que l'instruction est décodée, le pointeur d'instruction s'incrémente défautement à la fin de l'instruction suivante.



puis le processus de lecture et de décodage des instructions recommence.

Alors que pour chaque instruction, un registre du microprocesseur est actualisé, il existe une fonction qui détermine le résultat : c'est le **registre d'état** ou **état du microprocesseur**. Chacun des bits du registre d'état est un **indicateur** ou **flag** (drapeau).


Exemple : registre d'état du microprocesseur Z80 :



Les indicateurs d'état sont activés lorsqu'une certaine condition est remplie, exemple : le flag Z est mis à 1 lorsqu'à la dernière opération donnée nul, le flag C est mis à 1 lorsqu'il y a une addition possédant une retenue, ...


Les indicateurs d'état sont utilisés par les instructions de **conditionnelles** : en fonction de l'état d'un (ou plusieurs) flags, le programme poursuit de manière différente.

Toutes ces étapes (lecture de l'instruction, décodage, exécution) sont synchronisées par une séquence qui assure le bon déroulement des opérations :



Pour exécuter le programme contenu dans la mémoire centrale, les séquences du microprocesseur exécutent lui-même un programme appelé « micro-code », contenu dans une mémoire morte à l'intérieur du microprocesseur.

Les séquences sont dirigées par une horloge qui délivre un signal de fréquence donnée permettant d'enchaîner les différentes étapes de l'exécution d'une instruction :




Chaque instruction est caractérisée par le nombre de périodes d'horloge (ou microcycles) qu'elle utilise (donnée fournie par le fabricant du microprocesseur).

Exemple : horloge à 5 MHz, période  $T = 1/f = 0,2 \mu s$ . Si l'instruction exécute en 3 microcycles, la durée d'exécution de l'instruction est :  $3 \times 0,2 = 0,6 \mu s$ .

L'horloge est constituée par un oscillateur à quartz dont les circuits peuvent être internes ou externes au microprocesseur.

Structure complète d'un microprocesseur simple : pour fonctionner, un microprocesseur nécessite donc au minimum les éléments suivants :





# Chapitre 3

## Les mémoires


### 3.1 Mémoires RAM et ROM

On distingue deux types de mémoires :

- les mémoires vives (RAM : Random Access Memory) ou mémoires volatiles. Elles perdent leur contenu en cas de coupure d'alimentation. Elles sont utilisées pour stocker temporairement des données et des programmes. Elles peuvent être lues et écrites par le microprocesseur;
- les mémoires mortes (ROM : Read Only Memory) ou mémoires non volatiles. Elles conservent leur contenu en cas de coupure d'alimentation. Elles ne peuvent être lues que par le microprocesseur (pas de possibilité d'écriture). On les utilise pour stocker des données et des programmes demandées définitivement.

Les mémoires sont caractérisées par leur capacité : nombre total de cases d'une mémoire contenues dans un même boîtier.

### 3.2 Schéma fonctionnel d'un mémoire




Le nombre de lignes d'adresses dépend de la capacité d'une mémoire :  $n$  lignes d'adresses permettent d'adresser  $2^n$  cases mémoire. 8 bits d'adresses permettent d'adresser 256 octets.


tets, 16 bits d'adresses permettent d'adresser 65536 octets (= 64 Ko), ...

Exemple : mémoire RAM 6264, capacité = 8 K  $\times$  8 bits : 13 broches d'adresses A0 à A12,  $2^{13} = 8192 = 8 \text{ Ko}$ .

### 3.3 Interface microprocesseur/mémoire




Représentation condensée (plus pratique) :




### 3.4 Chronogrammes de lecture / écriture en mémoire

Une caractéristique importante des mémoires est leur temps d'accès : c'est le temps qui s'écoule entre l'instant où l'adresse de la case dans la mémoire est présente sur les bus d'adresses et celui où l'adresse est remplacée par une nouvelle demande sur les bus de données. Ce temps varie entre 50 ns (mémoires rapides) et 300 ns (mémoires lentes).


Chronogramme de lecture en mémoire :



Remarque : si le temps d'accès est d'un membre de mémoire supérieur à une période d'horloge (mémoire lente), le microprocesseur peut accorder à la mémoire un temps supplémentaire (un ou plusieurs périodes d'horloge), à la demande de celle-ci. Ce temps supplémentaire est appelé temps d'attente (waittime :  $T_w$ ) :




Chronogramme d'écriture en m<sup>moire</sup>:



### 3.5 Connexion de plusieurs boîtier m<sup>moire</sup> sur un bus d'un microprocesseur

Les boîtier m<sup>moire</sup> possèdent une broche nommée CS (Chip Select). Lorsque cette broche est active (état bas), le circuit peut être lu ou écrit. Lorsqu'elle est inactive (état haut), le circuit est exclu du service : ses broches de données (D0 à D7) passent à l'état haut (impédance). Pour permettre la connexion de plusieurs boîtier m<sup>moire</sup> sur un seul bus, il faut que le signal CS soit réactif au moins une ligne d'adresse pour éviter les conflits entre les différents boîtier.

Exemple : connexion de trois boîtier m<sup>moire</sup> d'une capacité de 8 Ko chacun (13 lignes d'adresses) sur un bus d'adresses de 16 bits :



Dans un menu de boîtier, une case est cochée par défaut pour les bits d'adresses A0 à A12.

A12	A11	...	A1	A0	a	A12	A11	...	A1	A0
0	0	...	0	0		1	1	...	1	1
0000H						1FFEH				

Pour atteindre la première ligne de l'empreinte, il faut mettre 'a1lebitA13et' a0lesbitsA14etA15.  
La plage d'adresses occupée par cet item est donc :

<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td>A15</td><td>A14</td><td>A13</td><td colspan="2"> </td><td>A12</td><td>...</td><td>A0</td></tr> <tr> <td>001</td><td></td><td></td><td colspan="2"></td><td>0</td><td>...</td><td>0</td></tr> </table>	A15	A14	A13			A12	...	A0	001					0	...	0	`a	<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td>A15</td><td>A14</td><td>A13</td><td colspan="2"> </td><td>A12</td><td>...</td><td>A0</td></tr> <tr> <td>001</td><td></td><td></td><td colspan="2"></td><td>1</td><td>...</td><td>1</td></tr> </table>	A15	A14	A13			A12	...	A0	001					1	...	1
A15	A14	A13			A12	...	A0																											
001					0	...	0																											
A15	A14	A13			A12	...	A0																											
001					1	...	1																											
2000H		3EEEH																																


Demême,pourlam'emoiren°2,ondoitavoirA13=0,A14=1etA15=0d'o`ulaplage d'adressesoccupésettem'moire:

A15 A14 A13   A12 ... A0	010 0 0	a	A15 A14 A13   A12 ... A0	010 1 1
4000H			5FFFH	

Pourlam'emoiren°3, on doit avoir A13=0, A14=0 et A15=1 d'o`ula plaged'adresses occupées cet item'emoire:

<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td>A15</td><td>A14</td><td>A13</td><td>A12</td><td>...</td><td>A0</td></tr> <tr> <td>100</td><td></td><td></td><td>0</td><td></td><td>0</td></tr> </table>	A15	A14	A13	A12	...	A0	100			0		0	`a	<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td>A15</td><td>A14</td><td>A13</td><td>A12</td><td>...</td><td>A0</td></tr> <tr> <td>100</td><td></td><td></td><td>1</td><td></td><td>1</td></tr> </table>	A15	A14	A13	A12	...	A0	100			1		1
A15	A14	A13	A12	...	A0																					
100			0		0																					
A15	A14	A13	A12	...	A0																					
100			1		1																					
8000H		9FFFFH																								

On peut éduquer la cartographie ou le mapping dans la mémoire visible par le microprocesseur:



### 3.6 Décodage d'adresses

Les trois bits A<sub>13</sub>, A<sub>14</sub> et A<sub>15</sub> utilisés préalablement pour fournir 8 combinaisons, de 000 à 111, donnent la possibilité de déconnecter jusqu'à 8 boîtier de mémoire de 8 Ko sur le bus. La mémoire totale implantée devient donc  $8 \times 8\text{Ko} = 64\text{Ko}$ : valeur maximale possible avec 16 bits d'adresses.

Pour cela, il faut utiliser un circuit de décodage d'adresses, dans ce cas: un décodeur 3 vers 8.





Tableau de mappage d'adresses:


CBAY0		Y1	Y2	Y3	Y4	Y5	Y6	Y7
0000		1	1	1	1	1	1	1
0011		0	1	1	1	1	1	1
0101		1	0	1	1	1	1	1
0111		1	1	0	1	1	1	1
1001		1	1	1	0	1	1	1
1011		1	1	1	1	0	1	1
1101		1	1	1	1	1	0	1
1111		1	1	1	1	1	1	0

Le mapping de la mémoire devient ainsi:



## 3.7 Classification des mémoires

Jusqu'à la fin des années 1970, on utilisait des mémoires à supports magnétiques, lentes et de faibles capacités. Actuellement, on utilise plus que des mémoires à semi-conducteurs.



### Mémoires mortes:

- **ROM**: ReadOnlyMemory. Mémoire à lecture seule, sans écriture. Son contenu est programmé une fois pour toutes par le constructeur. Avantage: faible coût. Inconvénient: nécessite une production en très grande quantité.
- **PRO ROM**: Programmable Read Only Memory. ROM programmable une fois par l'utilisateur (ROMOTP: One Time Programming) en faisant sauter des fusibles. Nécessite un programmeur spécialisé: application d'une tension de programmation (21 ou 25V) pendant 20ms.
- **EPR ROM**: Erasable PROM, appelée aussi UV PROM. ROM programmable électriquement avec un programmeur effaçable, câble par exposition à un rayonnement ultra-violet pendant 30 minutes. Famille 27nnn, exemple: 2764(8Ko), 27256(32Ko). Avantage: reprogrammable par l'utilisateur.
- **EEPROM**: Electrically Erasable PROM. ROM programmable et effaçable, câble électrique. Lecture à vitesse normale ( $\leq 100\text{ns}$ ). Ecriture (=effacement) très lente ( $\approx 10\text{ms}$ ). Application: les EEPROM contiennent des données qui peuvent être modifiées au fil du temps, exemple: paramètres de configuration des ordinateurs. Avantage: programmation sans extraction de la carte et sans programmeur. Inconvénient: coût élevé.

### Mémoires vives:


- **SRAM**: Static Random Access Memory. Mémoire statique à accès aléatoire, à base de bascules à semi-conducteurs à deux états (bascules RS). Famille 62nnn, exemple: 62128(16Ko). Avantage: très rapide, simple d'utilisation. Inconvénient: compliquée à réaliser.
- **DRAM**: Dynamic RAM. Basées sur la charge de condensateurs: condensateur chargé = 1, condensateur déchargé = 0. Avantage: intégration élevée, faible coût. Inconvénient: nécessite un rafraîchissement périodique qui cause une courant de fuite des condensateurs. Application: réalisation de la mémoire vive des ordinateurs (barrettes de mémoire SIMM: Single In-line Memory module).

# Chapitre 4


## Le microprocesseur Intel 8086

### 4.1 Description physique du 8086

Le microprocesseur Intel 8086 est un microprocesseur 16 bits, apparu en 1978. C'est le premier microprocesseur de la famille Intel 80x86 (8086, 80186, 80286, 80386, 80486, Pentium, ...). Il se présente sous la forme d'un boîtier DIP (Dual In-line Package) à 40 broches:




## 4.2 Schéma fonctionnel du 8086



## 4.3 Description et utilisation des signaux du 8086

Cette section décrit les signaux d'horloge qui déclenchent le fonctionnement du microprocesseur. Ce signal provient d'un générateur d'horloge : le 8284.



**RESET**: entrée d'initialisation du microprocesseur. Lorsque cette entrée est mise à l'état haut pendant au moins 4 périodes d'horloge, le microprocesseur se réinitialise : il va exécuter l'instruction se trouvant à l'adresse FFFF0H (adresse de bootstrap). Le signal de RESET fournit par le générateur d'horloge.

**READY**: entrée de synchronisation avec la mémoire. Ce signal provient également du générateur d'horloge.

**TEST**: entrée de mise en attente du microprocesseur d'un événement extérieur.

**M21/M20**: entrée de choix du mode de fonctionnement du microprocesseur :

- mode minimum (MN<sub>1</sub> / MX=1) : le 8086 fonctionne demandeur et autonome, il gère lui-même le bus de commande (RD, WR, ...);
- mode maximum (MN<sub>1</sub> / MX=0) : les signaux de commandes sont produits par un contrôleur de bus, le 8288. Ce mode permet de faciliter la mise en place de systèmes multiprocesseurs.

**M10 et INTX**: entrée de demande d'interruption. INTR : interruption normale, NMI (Non Maskable Interrupt) : interruption prioritaire.

**INTA** : Interrupt Acknowledge, indique que le microprocesseur accepte l'interruption.

**HO/LD et HLD** : signaux de demande d'accès direct à la mémoire (DMA).


**S0`A57** : signaux d'état indiquant le type d'opération en cours sur le bus.

**A16/S3`A19/S6** : 4 bits de poids fort du bus d'adresses, multiplexés avec 4 bits d'état.

**D0`A15** : 16 bits de poids faible du bus d'adresses, multiplexés avec 16 bits de données. Le bus A/D est multiplexé (multiplexage temporel) d'où l'utilisation d'un démultiplexeur pour obtenir séparément les bus d'adresses et de données :


- 16 bits de données (microprocesseur 16 bits);
- 20 bits d'adresses, d'où  $2^{20} = 1$  Mo d'espace mémoire adressable par le 8086.

Chronogramme du bus A/D :



Le démultiplexage des signaux AD<sub>0</sub> à AD<sub>15</sub> (ou A<sub>16/S3</sub> à A<sub>19/S6</sub>) se fait en mémorisant l'adresse lorsqu'elle-ci est présente sur le bus A/D, avec l'aide d'un verrou (latch), ensemble de bascules D. La commande de la mémorisation de l'adresse est générée par le microprocesseur : c'est le signal ALE, Address Latch Enable.


Circuit de démultiplexage A/D :



Fonctionnement :

- si ALE = 1, le verrou est transparent (Q = D);
- si ALE = 0, la mémorisation de la dernière valeur de D sur les sorties Q;
- les signaux de lecture (RD) ou d'écriture (WR) ne sont générés par le microprocesseur que lorsque les données sont présentes sur le bus A/D.

Exemples de bascules D : circuits 8282, 74373, 74573.



$\overline{RD}$ : Read, signal de lecture d'une donnée.


$\overline{WD}$ : Write, signal d'écriture d'une donnée.

$\overline{IO}$ : Memory/Input/Output, indique si le 8086 adresse la mémoire ( $\overline{IO}=1$ ) ou les entrées/sorties ( $\overline{IO}=0$ ).

$\overline{DEN}$ : Data Enable, indique que des données sont entraînées circulaires sur le bus A/D (équivalent de ALE pour les données).


$\overline{DT/R}$ : Data Transmit/Receive, indique les sens de transfert des données:

- $\overline{DT/R}=1$ : données mises par le microprocesseur (écriture);
- $\overline{DT/R}=0$ : données reçues par le microprocesseur (lecture).



Les signaux  $\overline{DEN}$  et  $\overline{DT/R}$  sont utilisés pour la commande de tampons de bus (buffers) qui permettent d'amplifier le courant fourni par le microprocesseur sur le bus des données.


Exemples de tampons de bus : circuits transmetteurs bidirectionnels 8286 ou 74245.



**BHE**: Bus High Enable, signal de lecture de l'octet de poids fort du bus de données. Le 8086 possède un bus d'adresses sur 20 bits, d'où une capacité d'adressage de 1 Mo ou 512 Kmois de 16 bits (bus de données sur 16 bits).

Le m'ega-octet adressable est divisé en deux banques de 512 Ko chacune : la banque inférieure (ou paire) et la banque supérieure (ou impaire). Ces deux banques sont sélectionnées par :

- A0 pour la banque paire qui contient les octets de poids faible;
- BHE pour la banque impaire qui contient les octets de poids fort.




Seuls les bits A1 à A19 servent à désigner une case mémoire dans chaque banque de 512 Ko. Le microprocesseur peut ainsi lire et écrire des données sur 8 bits ou sur 16 bits :


BHF A0	octet transférés
00	les deux octets (mot complet)
01	octet fort (adresse impaire)
10	octet faible (adresse paire)
11	aucun octet

Remarque : le 8086 ne peut lire une donnée sur 16 bits qu'en une seule fois, uniquement si l'octet de poids fort de cette donnée est dans une adresse impaire et l'octet de poids faible dans une adresse paire (alignement sur les adresses paire), sinon la lecture de cette donnée doit se faire en deux opérations successives, d'où une augmentation du temps d'exécution du transfert d'un mauvais alignement des données.

Réalisation des deux banques avec plusieurs boîtier de mémoire :




Création du bus système du 8086:



#### 4.4 Organisation interne du 8086

Le 8086 est constitué de deux unités fonctionnant en parallèle:

- l'unité d'exécution (EU: Execution Unit);
- l'unité d'interface bus (BIU: Bus Interface Unit).



Rôle des deux unités:

- l'unité d'interface de bus (BIU) recherche les instructions en mémoire et les range dans une file d'attente;
- l'unité d'exécution (EU) exécute les instructions contenues dans la file d'attente.

Les deux unités fonctionnent simultanément, d'où une accélération du processus d'exécution d'un programme (fonctionnement selon le principe du pipeline).

Le microprocesseur 8086 contient 14 registres répartis en 4 groupes:

- **Registres généraux:** 4 registres sur 16 bits.

$AX = (AH, AL)$ ;

$BX = (BH, BL)$ ;

$CX = (CH, CL)$ ;

$DX = (DH, DL)$ .

Ils peuvent également être considérés comme 8 registres sur 8 bits. Ils servent à contenir temporairement des données. Ces sont des registres généraux mais ils peuvent être utilisés pour des opérations particulières. Exemple: AX=accumulateur, CX=compteur.

- **Registres de pointeurs et d'index:** 4 registres sur 16 bits.

Pointeurs:

$SP$ : Stack Pointer, pointeur de pile (la pile est une zone de sauvegarde de données en cours d'exécution d'un programme);

$BP$ : Base Pointer, pointeur de base, utilisé pour adresser des données sur la pile.

Index:

$SI$ : SourceIndex;

$DI$ : DestinationIndex.

Ils sont utilisés pour les transferts de chaînes d'octets entre deux zones mémoire.

Les pointeurs et les index contiennent des adresses de cases mémoire.

- **Pointeur d'instruction et indicateurs (Flags):** 2 registres sur 16 bits.

Pointeur d'instruction:  $IP$ , contient l'adresse de la prochaine instruction à exécuter.

Flags:

					0	D5		T5		3		A		10		C
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	

$CF$ : indicateur de retenue (carry);

$PF$ : indicateur de parité;

$AF$ : indicateur de retenue auxiliaire;

$ZF$ : indicateur de zéro;

$SF$ : indicateur de signe;

$TF$ : indicateur d'exécution pas à pas (trap);

$IF$ : indicateur d'autorisation d'interruption;

$DF$ : indicateur de décrémentation;

$OF$ : indicateur de dépassement (overflow).

- **Registres de segments:** 4 registres sur 16 bits.

$CS$ : Code Segment, registre de segment decode;

**D\$:** Data Segment, registre du segment de données;

**S\$:** Stack Segment, registre du segment de pile;

**E\$:** Extra Segment, registre des segments supplémentaires pour les données;

Les registres des segments, associés aux pointeurs aux index, permettent à un microprocesseur 8086 d'adresser l'ensemble de la mémoire.

## 4.5 Gestion de l'moire par le 8086


L'espace mémoire adressable par le 8086 est de  $2^{20} = 1048576$  octets = 1 Mo (20 bits d'adresses). Cet espace est divisé en segments. Un segment est une zone de mémoire de 64 Ko (65536 octets) définie par son adresse de départ qui doit être un multiple de 16. Dans une telle adresse, les 4 bits de poids faible sont à zéro. On peut donc représenter l'adresse d'un segment avec seulement ses 16 bits de poids fort, les 4 bits de poids faible étant implicitement à 0.

Pour désigner une case dans la mémoire parmi les  $2^{16} = 65536$  contenues dans un segment, il suffit d'une valeur sur 16 bits.

Ainsi, une case dans la mémoire est représentée par le 8086 au moyen de deux quantités sur 16 bits :

- l'adresse d'un segment ;
- und'éplacement ou offset (appelé aussi adresse effective) dans ce segment.


Cette méthode de gestion de la mémoire est appelée segmentation de la mémoire.



La donnée uncouple (segment, offset) définit une adresse logique, non pas sous la forme segment:offset.

L'adresse d'une case dans la mémoire donne une adresse sous la forme d'une quantité sur 20 bits (5 digits hexa) est appelée adresse physique car elle correspond à la valeur envoyée par l'élément sur le bus d'adresses A0-A19.

Correspondance entre l'adresse logique et l'adresse physique:




Ainsi, l'adresse physique se calcule par l'expression:

$$\text{adresse physique} = 16 \times \text{segment} + \text{offset}$$

car le fait d'injecter 4 z'eros en poids faible du segment revient à effectuer une écalage de 4 positions vers la gauche, c'est à dire une multiplication par  $2^4 = 16$ .


A un instant donné, le 8086 accède à 4 segments dont les adresses sont trouvées dans les registres de segment CS, DS, SS et ES. Les segments décode contiennent les instructions du programme, le segment de données contient les données manipulées par le programme, le segment de pile contient la pile de sauvegarde et le segment supplémentaire peut contenir des données.

Le registre CS est associé au pointeur d'instruction IP, ainsi la prochaine instruction à exécuter se trouve à l'adresse logique CS:IP.




Dès l'entrée, les registres des segments DS et ES peuvent être réassociés à un registre d'index. Exemple: DS:SI, ES:DI. Le registre de segment de pile peut être réassocié aux registres de pointeurs SS:SP ou SS:BP.

Mémoire accessible par le 8086 à un instant donné:



Remarque: les segments ne sont pas nécessairement distincts les uns des autres, ils peuvent se chevaucher ou se recouvrir complètement.



Le nombre de segments utilisés définit le modèle de mémoire de programme.

Contenu des registres après un RESET du microprocesseur :

IP=0000H  
CS=FFFFH  
DS=0000H  
ES=0000H  
SS=0000H

Puisque CS contient la valeur FFFFH et IP la valeur 0000H, la première instruction exécutée par le 8086 se trouve donc à l'adresse logique FFFFH:0000H, correspondant à l'adresse physique FFFF0H (bootstrap). Cette instruction est généralement une saut vers le programme principal qui initialise ensuite les autres registres du segment.

## 4.6 Le microprocesseur 8088

Le microprocesseur 8088 est identique au 8086 sauf que son bus de données externe est sur 8 bits au lieu de 16 bits, le bus de données internes reste sur 16 bits.

Le 8088 a été produit par Intel après le 8086 pour assurer la compatibilité avec des circuits périphériques déjà existants, fabriqués pour les microprocesseurs 8 bits 8080 et 8085.

Differences avec le 8086 :

- les broches AD8 à AD15 deviennent A8 à A15 (bus de données externes sur 8 bits);
- la broche BH n'existe pas dans le 8088 car il n'y a pas d'octet de poids fort sur le bus de données internes;
- la broche M / IO devient IO / MP pour la compatibilité avec les anciens circuits d'E/S.

Au niveau de l'architecture interne, il existe des différences avec le 8086 sauf qu'il a la file d'attente des instructions passée de 6 à 4 octets.

# Chapitre 5

## La programmation en assembleur du microprocesseur 8086

### 5.1 Généralités

Chaque microprocesseur reconnaît un ensemble d'instructions appelé jeu d'instructions (Instruction Set) fixé par le constructeur. Pour les microprocesseurs classiques, le nombre d'instructions reconnues varie entre 75 et 150 (microprocesseurs CISC : Complex Instruction Set Computer). Il existe aussi des microprocesseurs dont le nombre d'instructions est très réduit (microprocesseurs RISC : Reduced Instruction Set Computer) : entre 10 et 30 instructions, permettant d'améliorer le temps d'exécution des programmes.

Une instruction est définie par son code opératoire, valeur numérique binaire difficile à manipuler par l'homme. On utilise donc une notation symbolique pour représenter les instructions : les mnémoniques. Un programme constitué de mnémoniques est appelé programme en assembleur.

Les instructions peuvent être classées en groupes :

- instructions de transfert de données ;
- instructions arithmétiques ;
- instructions logiques ;
- instructions de branchement ...

### 5.2 Les instructions de transfert

Elles permettent de placer des données d'une source vers une destination :

- registre vers mémoire ;
- registre vers registre ;
- mémoire vers registre.

Remarque : le microprocesseur 8086 n'autorise pas les transferts de mémoire vers mémoire (pour ce faire, il faut passer par un registre intermédiaire).


Syntaxe: MOV destination, source

Remarque: MOVL est l'abbréviaction du verbe « to move » : d'éplacer.


Il existe deux types de consignes pour spécifier l'adresse d'une case mémoire dans une instruction : ces sont les modes d'adressage.

Exemples de modes d'adressages simples :

- mov ax, bx : charge le contenu du registre BX dans le registre AX. Dans ce cas, le transfert se fait directement entre deux registres ;
- mov al, 12H : charge le registre AL avec la valeur 12H. La donnée est fournie immédiatement avec l'instruction ;
- mov bl,[1200H] : transfère le contenu de la case mémoire dont l'adresse effective (offset) est 1200H vers le registre BL. L'instruction comporte l'adresse de la case mémoire qui se trouve dans le segment de données (segment dont l'adresse est contenue dans le registre DS) : segment par défaut.




On peut changer le segment lors d'un adressage direct en ajoutant un préfixe de segment, exemple : mov bl, es:[1200H]. On parle alors de **far cage de segment**.



Remarque: dans le cas de l'adressage immédiat de la mémoire, il faut indiquer le format de la donnée: octet ou mot (2 octets) car le microprocesseur 8086 peut manipuler des données sur 8 bits ou 16 bits. Pour cela, on doit utiliser un spécificateur de format:

- `mov byte ptr[1100H],65H` : transfère la valeur 65H (sur 1 octet) dans la case mémoire d'offset 1100H;
- `mov word ptr[1100H],65H` : transfère la valeur 0065H (sur 2 octets) dans les cases mémoire d'offset 1100H et 1101H.



Remarque: les microprocesseurs Intel rangent l'octet de poids faible d'une donnée sur plusieurs octets à l'adresse la plus basse (format Little Endian).


Modes d'adressage évolués:

- **adressage basé**: l'offset est contenu dans un registre de base BX ou BP.

Exemples:

`mov al,[bx]` : transfère la donnée dont l'offset est contenu dans le registre de base BX vers le registre AL. Le segment associé est le segment de données; le segment de la donnée est donc le segment de données.

`mov al,[bp]` : le segment par défaut est associé au registre de base BP, le segment de pile. Dans ce cas, l'adressage est basé sur SS.



- **adressage indexé**: semblable à l'adressage basé, sauf que l'offset est contenu dans un registre indexé SI ou DI, associé à un segment de données.

Exemples:

`mov al,[si]` : charge le registre AL avec le contenu de la case mémoire dont l'offset est contenu dans SI;

`mov[di],bx` : charge les cases m'emoire d'offset DI et DI+1 avec le contenu du registre BX.

Remarque : une valeur constante peut 'eventuellement tre ajout'e aux registres de base ou d'index pour obtenir l'offset. Exemple :

`mov[si+100H],ax`

qui peut aussi s'crire

`mov[si][100H],ax`


ou encore

`mov100H[si],ax`

Les modes d'adressage bas's sur index 'es permettent la manipulation de tableaux rang' es en m'emoire. Exemple :

```
mov si, 0
mov word ptr table[si], 1234H
mov si, 2
mov word ptr table[si], 5678H
```

Dans cet exemple, table repr'sent l'offset du premier' el'ment du tableau et le registre SI joue le r'ole d'indice du tableau :



- **adressage bas' eet index'** : l'offset est obtenu en faisant la somme d'un registre de base, d'un registre d'index et d'une valeur constante. Exemple :

`mov ah,[bx+si+100H]`

Ce mode d'adressage permet l'adressage de structures de donn'es complexes : matrices, enregistrements, ... Exemple :

```
mov bx, 10
mov si, 15
mov byte ptr matrice[bx][si], 12H
```

Dans cet exemple, BX et SI jouent respectivement le r'ole d'indices des lignes et de colonnes dans la matrice.

## 5.3 Les instructions arithmétiques

Les instructions arithmétiques de base sont l'addition, la soustraction, la multiplication et la division qui incluent diverses variantes. Plusieurs modes d'adressages sont possibles.

**Addition:** ADD opérande1, opérande2

L'opération effectuée est:  $\text{opérande1} \leftarrow \text{opérande1} + \text{opérande2}$ .

Exemples:

- addah,[1100H] : ajoute le contenu de la case memmoire à l'offset 1100H à l'accumulateur AH (adressage direct);
- addah,[bx] : ajoute le contenu de la case memmoire pointée par BX à l'accumulateur AH (adressage basé);
- addbyteptr[1200H],05H : ajoute la valeur 05H au contenu de la case memmoire à l'offset 1200H (adressage immédiat).

**Soustraction:** SUB opérande1, opérande2

L'opération effectuée est:  $\text{opérande1} \leftarrow \text{opérande1} - \text{opérande2}$ .

**Multiplication:** MUL opérande, où l'opérande est un registre ou une case memmoire.

Cette instruction effectue une multiplication du contenu de AL par un opérande sur 1 octet ou du contenu de AX par un opérande sur 2 octets. Le résultat est placé dans AX si les données sont sur 1 octet (résultat sur 16 bits), dans (DX,AX) si elles sont sur 2 octets (résultat sur 32 bits).

Exemples:

- moval,51  
movbl,32  
mulbl  
 $\rightarrow AX = 51 \times 32$
- movax,4253  
movbx,1689  
mulbx  
 $\rightarrow (DX, AX) = 4253 \times 1689$
- moval,43  
movbyteptr[1200H],28  
mulbyteptr[1200H]  
 $\rightarrow AX = 43 \times 28$
- movax,1234  
movwordptr[1200H],5678  
mulwordptr[1200H]  
 $\rightarrow (DX, AX) = 1234 \times 5678$

**Division:** DIV opérande, où l'opérande est un registre ou une case memmoire.

Cette instruction effectue une division du contenu de AX par un opérande sur 1 octet ou du contenu de (DX,AX) par un opérande sur 2 octets. Résultat: si l'opérande est sur 1 octet,

alors AL=quotient et AH=reste;      si l'opérande est sur 2 octets, alors AX=quotient et DX=reste.

Exemples:

- mov ax, 35  
mov bl, 10  
div bl  
→ AL=3(quotient) et AH=5(reste)
- mov dx, 0  
mov ax, 1234  
mov bx, 10  
div bx  
→ AX=123(quotient) et DX=4(reste)

Autres instructions arithmétiques:

- ADC: addition avec retenue;
- SBB: soustraction avec retenue;
- INC: incrémentation d'une unité;
- DEC: décrémentation d'une unité;
- IMUL: multiplication signée;
- IDIV: division signée.

## 5.4 Les instructions logiques

Ces sont des instructions qui permettent de manipuler des données au niveau des bits. Les opérations logiques de base sont:

- ET;
- OU;
- OU exclusif;
- complément à 1;
- complément à 2;
- décalages et rotations.

Les différents modes d'adressage sont disponibles.

ET logique: AND opérande1, opérande2

L'opération effectuée est: opérande1 ← opérande1 ET opérande2.

Exemple:

mov al, 10010110B	→	AL=10010110
mov bl, 11001101B		BL=11001101
andal, bl		AL=10000100

Application: masquage de bits pour mettre `az` ero certains bits dans un mot.  
 Exemple: masquage des bits 0, 1, 6 et 7 dans un octet:

76543210
01010111
<u>00111100</u>
00010100

← masque

Ou logique: OR opérande1, opérande2

L'opération effectuée est: opérande1 ← opérande1 OU opérande2.

Application: mise `a1` d'un ou plusieurs bits dans un mot.

Exemple: dans le mot 10110001B on veut mettre `a1` les bits 1 et 3 sans modifier les autres bits.

76543210
10110                    0    0    1
<u>00001010</u>
10111                    0    1    1

← masque

Les instructions correspondantes peuvent s'écrire:

movah, 10110001B  
 orah, 00001010B

Complément `a1`: NOT opérande

L'opération effectuée est: opérande ← opérande.

Exemple:

moval, 10010001B → AL= 10010001B=01101110B  
 nota

Complément `a2`: NEG opérande

L'opération effectuée est: opérande ← opérande + 1.

Exemple:

moval, 25  
 movbl, 12 → AL=25+(-12)=13  
 negbl  
 addal, bl

Ou exclusif: XOR opérande1, opérande2

L'opération effectuée est: opérande1 ← opérande1  $\oplus$  opérande2.

Exemple: mise `az` ero d'un registre:

moval, 25 → AL=0  
 xor al, al

Instructions de décalages et de rotations: ces instructions déplacent d'un certain nombre de positions les bits d'un mot vers la gauche ou vers la droite.

Dans les décalages, les bits qui sont déplacés sont remplacés par des zéros. Il y a des décalages logiques (opérations non signées) et des décalages arithmétiques (opérations signées).

## 40 Chapitres : L'programmation en assembleur du microprocesseur 8086


Dans les rotations, les bits sont déplacés dans un sens sans être injectés dans l'autre côté d'un mot.

Décalage logique vers la droite (Shift Right) : SHOpérande, n

Cette instruction décale l'opérande de n positions vers la droite.

Exemple :

```
moval,11001011B  
shral,1
```



→ entrée d'un 0` à la place du bit de poids fort; le bit sortant passe` attravers l'indicateur de retenue CF.

Remarque : si le nombre de bits `ad` égal reste supérieur à 1, ce nombre doit être remplacé dans le registre CL ou CX.

Exemple : décalage de AL vers trois positions vers la droite :


```
movcl,3  
shral,cl
```

Décalage logique vers la gauche (Shift Left) : SHOpérande, n

Cette instruction décale l'opérande de n positions vers la droite.

Exemple :

```
moval,11001011B  
shlal,1
```



→ entrée d'un 0` à la place du bit de poids faible; le bit sortant passe` attravers l'indicateur de retenue CF.


Même remarque pour le déplacement du nombre de positions `ad` égal restant supérieur à 1.

Décalage arithmétique vers la droite : SAROpérande, n

Ce décalage conserve le bit de signe bien que celui-ci soit décalé.

Exemple :

```
moval,11001011B  
saral,1
```



→ le bit de signe est injecté.

Décalage arithmétique vers la gauche: SAR opérande, n  
Identique au décalage logique vers la gauche.

Applications des instructions de décalage:

- cadrage adroit d'un groupe de bits.

Exemple: on veut avoir la valeur du quartet de poids forts du registre AL:

```
moval,11001011B
movcl,4
shral,cl
```

→ AL=0000<sub>1100</sub>B

- test de l'état d'un bit dans un mot.

Exemple: on veut déterminer l'état du bit 5 de AL:

```
movcl,6
shral,cl
ou
movcl,3
shlal,cl
```

→ avec une décalage de 6 positions vers la droite ou 4 positions vers la gauche, le bit 5 de AL est transféré dans l'indicateur de retenue CF. Il suffit donc de tester cet indicateur.

- multiplication ou division par une puissance de 2: und décalage à droite revient à faire une division par 2 et und décalage à gauche, une multiplication par 2.

Exemple:

```
moval,48
movcl,3
shral,cl
```


→ AL=48 / 2<sup>3</sup> = 6

Rotation droite (Rotate Right): ROR opérande, n

Cette instruction décale l'opérande de n positions vers la droite et injecte par la gauche les bits sortant.

Exemple:

```
moval,11001011B
roral,1
```




→ réinjection des bits sortants qui sont copiés dans l'indicateur de retenue CF.

Rotation gauche (Rotate Left): ROL opérande, n

Cette instruction décale l'opérande de n positions vers la gauche et injecte par la droite les bits sortant.

Exemple:

```
moval,11001011B
rolal,1
```




→ réinjection des bits sortant qui est copié dans l'indicateur de retenue CF.

Rotation à droite avec passage par l'indicateur de retenue (Rotate Right through Carry): RCR opérande,n

Cette instruction décale l'opérande n positions vers la droite en passant par l'indicateur de retenue CF.

Exemple:

```
moval,11001011B
rcral,1
```




→ le bits sortant par la droite est copié dans l'indicateur de retenue CF et la valeur précédente de CF est injectée par la gauche.

Rotation à gauche avec passage par l'indicateur de retenue (Rotate Left through Carry): RCL opérande,n

Cette instruction décale l'opérande n positions vers la gauche en passant par l'indicateur de retenue CF.

Exemple:

```
moval,11001011B
rclal,1
```



→ le bits sortant par la gauche est copié dans l'indicateur de retenue CF et la valeur précédente de CF est injectée par la droite.

## 5.5 Les instructions de branchement

Les instructions de branchement (ou saut) permettent de modifier l'ordre d'exécution des instructions du programme en fonction de certaines conditions. Il existe 3 types de saut :

- saut conditionnel;
- sauts conditionnels;
- appels de sous-programmes.

Instruction des sauts inconditionnels: JMP label

Cette instruction effectue un saut (jump) vers le label spécifié. Un label (ou étiquette) est une représentation symbolique d'une instruction n° mémoire:

:	← instructions précédant le saut
jmp suite	
:	← instructions suivant le saut (jamais exécutées)
suite: ...	← instruction exécutée après le saut

Exemple:

```
boucle:incax
      decbx           →     boucleinfinie
      jmpboucle
```

Remarque: l'instruction JMP ajoute au registre IP (pointeur d'instruction) le nombre d'octets (distance) qui sépare l'instruction de sa destination. Pour un saut en arrière, la distance est négative (codée en complément à 2).

Instructions des sauts conditionnels: Jcondition label

Un saut conditionnel n'est exécuté que si une certaine condition est satisfaite, sinon l'exécution se poursuit éventuellement à l'instruction suivante.

La condition du saut portera sur l'état d'un (ou plusieurs) des indicateurs d'état (flags) du microprocesseur:

instruction	nom	condition
JZlabel	JumpifZero	saut si ZF=1
JNZlabel	JumpifNotZero	saut si ZF=0
JElabel	JumpifEqual	saut si ZF=1
JNElabel	JumpifNotEqual	saut si ZF=0
JClabel	JumpifCarry	saut si CF=1
JNClabel	JumpifNotCarry	saut si CF=0
JSlabel	JumpifSign	saut si SF=1
JNSlabel	JumpifNotSign	saut si SF=0
JOlabel	JumpifOverflow	saut si OF=1
JNOlabel	JumpifNotOverflow	saut si OF=0
JPlabel	JumpifParity	saut si PF=1
JNPlabel	JumpifNotParity	saut si PF=0

Remarque: les indicateurs sont positionnés en fonction du résultat de la dernière opération.

Exemple:

:	← instructions précédant le saut conditionnel
jnz suite	
:	← instruction exécutée si la condition ZF=0 est vérifiée
suite: ...	← instruction exécutée à la suite du saut

## 44 Chapitres : L'programmation en assembleur du microprocesseur 8086

Remarque : il existe un autre type de saut conditionnel, les sauts arithmétiques. Ils suivent généralement l'instruction de comparaison : CMP opérande1, opérande2

condition	nombre signes	nombre non signes
=	JEQlabel	JEQlabel
>	JGlabel	JAlabel
<	JLlabel	JBlabel
=	JNElabel	JNFlabel


Exemple :

```

        cmpax,bx
        jgsuperieur
        jlinferieur
superieur: ...
        :
inferieur: ...
    
```

Exemple d'application des instructions de sauts conditionnels : on veut additionner deux nombres signés N1 et N2 se trouvant respectivement aux offsets 1100H et 1101H. Le résultat est rangé à l'offset 1102H si il est positif, à l'offset 1103H si il est négatif et à l'offset 1104H si le résultat est nul.

Organigramme :



Programme :

mov	al,[1100H]
add	al,[1101H]
js	negatif
jz	nul
mov	[1102H],al
jmp	fin
negatif:	mov [1103H],al
nul:	jmp fin
fin:	mov [1104H],al
	hlt

Appels de sous-programmes : pour éviter la répétition d'une même séquence d'instructions plusieurs fois dans un programme, on peut dégager une séquence unique et la faire appeler plusieurs fois avec un nom (ou un alias) différent.

peut lancer le programme principal. Les procédures sont des sous-programmes.

Ecriture d'un sous-programme:

```
nomsp PROC
    :
    ← instructions du sous-programme
    ret      ← instruction de retour au programme principal
nomsp ENDP
```

Remarque: une procédure peut être de type NEAR si elle est trouvée dans le même segment ou de type FAR si elle est trouvée dans un autre segment.


Exemple:

```
ss-prog1 PROC NEAR
ss-prog2 PROC FAR
```

Appel d'un sous-programme par le programme principal: CALL procédure

```
:
← instructions précédant l'appel au sous-programme
call nom-sp ← appelle au sous-programme
:
← instructions exécutées après le retour au programme principal
```

Lors de l'exécution de l'instruction CALL, le pointeur d'instruction IP est chargé avec l'adresse de la première instruction du sous-programme. Lors du retour au programme appelant, l'instruction suivante CALL doit être exécutée, c'est-à-dire que l'IP doit être rechargeé avec l'adresse de cette instruction.




Avant de charger l'IP avec l'adresse du sous-programme, l'adresse de retour au programme principal, c'est-à-dire le contenu de l'IP, est sauvegardé dans une zone de mémoire particulière appelée pile. Lors de l'exécution de l'instruction RET, cette adresse sera récupérée à partir de la pile et chargée dans l'IP, ainsi le programme appelant peut poursuivre.

**Fonctionnement de la pile:** la pile est une zone de mémoire fonctionnant en mode LIFO (Last In First Out: dernier entré, premier sorti). Deux opérations sont possibles sur la pile:

- empiler une donnée: placer la donnée dans le sommet de la pile;
- dépiler une donnée: lire la donnée qui se trouve au sommet de la pile.


Le sommet de la pile est rappelé par un registre appelé pointeur de pile (SP : Stack Pointer) qui contient l'adresse de la dernière donnée empilée.

La pile est définie dans le segment de pile dont l'adresse de départ est contenue dans le registre SS.



Remarque : la pile et le programme croissent en sens inverse pour diminuer le risque de collision entre le code et la pile dans le cas où celle-ci est placée dans le même segment que le code (SS=CS).

Lors d'un sous-programme, l'adresse de retour au programme appelant (contenu de l'IP) est empilée et le pointeur de pile SP est automatiquement incrémenté. Au retour du sous-programme, le pointeur d'instruction IP est chargé avec la valeur contenue au sommet de la pile et SP est décrémentée.



La pile peut également servir à sauvegarder le contenu des registres qui ne sont pas automatiquement sauvegardés lors d'un sous-programme :

- instruction d'empilage : PUSH opérande
- instruction de dépilage : POP opérande

l'opérande est un registre ou une donnée sur 2 octets (on ne peut empiler que des mots de 16 bits).

Exemple :

```

pushax      ;empilageduregistrAX...
pushbx      ;...duregistrBX...
push[1100H]  ;...etdelacasem'      emoire1100H-1101H
:
pop [1100H]  ;d' epilagedansl'ordre inversedel'empilage
pop bx
pop ax

```

**Remarque:** la valeur de SP doit être initialisée par le programme principal avant de pouvoir utiliser la pile.

**Utilisation de la pile pour le passage de paramètres:** pour transmettre des paramètres à une procédure, on peut les placer sur la pile avant l'appel de la procédure, puis celle-ci les récupère en effectuant une adresse basée sur la pile en utilisant le registre BP.

**Exemple:** soit une procédure effectuant la somme de deux nombres et renvoyant le résultat dans le registre AX:

- programme principal:

```

mov ax,200
pushax      ;empilagedupremierparam`  etre
mov ax,300
pushax      ;empilagedudeuxi`    emeparamètre
callsomme   ;appeldelaprocd'  eduresomme

```

- procédure somme


```

somme proc
  pushbp      ;sauvegarde de BP
  mov bp,sp    ;faire pointer BP sur le sommet de la pile
  mov ax,[bp+4];r'  ecupération d'uxi`  emeparamètre
  add ax,[bp+6];addition du premier param`  etre
  pop bp       ;restauration de l'ancienne valeur de BP
  ret 4        ;retour etd'  epilagedesparam`  etres
somme endp

```

L'instruction `ret4` permet de retourner au programme principal et d'incrémenter le pointeur de pile de 4 unités pour dépiler les paramètres et les affiner dans son état initial.

**Etat de la pile:**



## 5.6 Méthodes de programmation

Etapes de la réalisation d'un programme:

- Définir le problème à résoudre: que faut-il faire exactement?
- Déterminer des algorithmes, des organigrammes: comment faire? Par quoi commencer, puis poursuivre?
- Rédiger le programme (code source):
  - utilisation du jeu d'instructions (mnémoniques);
  - création de documents explicatifs (documentation).
- Tester le programme en réel;
- Corriger les erreurs (*bugs*) éventuelles: déboguer le programme puis refaire des tests jusqu'à obtention d'un programme fonctionnant demandé et satisfaisant.

Langage machine et assembleur:

- Langage machine: codes binaires correspondant aux instructions;
- Assembleur: logiciel de traduction du code source écrit en langage assembleur (mnémoniques).

Réalisation pratique d'un programme:

- Rédaction du code source en assembleur avec l'aide d'un éditeur (logiciel de traitement de texte ASCII):
    - edit sous MS-DOS,
    - notepad (bloc-note) sous Windows,
  - Assemblage du code source (traduction des instructions en codes binaires) avec un assembleur:
    - MASM de Microsoft,
    - TASM de Borland,
    - A86 disponible en shareware sur Internet, ...
- pour obtenir le code objet: code machine exécutable par le microprocesseur;
- Chargement en mémoire centrale et exécution: r^ole du système d'exploitation (ordinateur) ou d'un moniteur (carte de développement à base de microprocesseur).

Pour la mise en point (débogage) du programme, on peut utiliser un programme d'aide à la mise en point (comme DEBUG sous MS-DOS) permettant:

- l'exécution pas à pas;
- la visualisation du contenu des registres et de la mémoire;
- la pose de points d'arrêt et ...

Structure d'un fichier source en assembleur: pour faciliter la lisibilité du code source en assembleur, on utilise une forme suivante:

labels	instructions	commentaires
label1:	mov ax, 60H	; ce c'est un commentaire...
:	:	:
sous-prog1	procnear	; sous-programme
:	:	:
sous-prog1	endp	
:	:	:

### Directives pour l'assembleur:

- Origine du programme en m'emoire: ORG offset  
Exemple: org 1000H
- Définitions de constantes: nom constante EQU valeur  
Exemple: escapee equ 1BH
- Réservation de cases mémoires:

nom variable DB valeur initiale

nom variable DW valeur initiale

DB: Define Byte, r' eservation d'un octet;

DW: Define Word, r' eservation d'un mot (2 octets).

Exemples:

nombre1 db 25

nombre2 dw ? ; pas de valeur initiale

buffer db 100 dup(?) ; r' eservation d'une zone m'emoire  
; de 100 octets




# Chapitre 6

## Les interfaces d'entrées/sorties

### 6.1 Définitions

Une interface d'entrées/sorties est un circuit intégré permettant à un microprocesseur de communiquer avec l'environnement extérieur (périphériques) : clavier, écran, imprimante, modem, disques, processus industriel, ...

Les interfaces d'E/S sont connectées au microprocesseur à travers les bus d'adresses, de données et de commandes.




Les points d'accès aux interfaces sont appelés ports.

Exemples:

interface	port	exemples de périphérique
interface parallèle	port parallèle	imprimante
interfaces série	ports série	modem

Schéma synoptique d'un circuit d'E/S:



## 6.2 Adressage des ports d'E/S


Un circuit d'E/S possède des registres pour régler les échanges avec les périphériques:

- registres de configuration;
- registres de données.

A chaque registre est assignée une adresse: le microprocesseur accède à un port d'E/S en spécifiant l'adresse de l'un de ses registres.

Le microprocesseur peut voir les adresses des ports d'E/S de deux manières:

- adressage cartographié: les adresses des ports d'E/S appartiennent au même espace mémoire que les circuits mémoire (on dit que les E/S sont mappées en mémoire);




Consequences:

- l'espace d'adressage des mémoires diminue;
- l'adressage des ports d'E/S se fait avec une adresse de même longueur (même nombre de bits) que pour les cases mémoire;

- toutes les instructions employées avec des cases mémoires peuvent être appliquées aux ports d'E/S : les mêmes instructions permettent de lire et écrire dans la même mémoire et les ports d'E/S, tous les modes d'adressage étant valables pour les E/S.
- **adressage indépendant** : le microprocesseur considère deux espaces distincts :
  - l'espace d'adressage des mémoires ;
  - l'espace d'adressage des ports d'E/S.

C'est le cas du microprocesseur 8086 :



**Consequences :**

- contrairement à l'adressage cartographique, l'espace mémoire total adressable n'est pas diminué ;
- l'adressage des ports d'E/S peut se faire avec une adresse plus courte (nombre de bits inférieur) que pour les circuits mémoire ;
- les instructions utilisées pour l'accès à la même mémoire ne sont plus utilisables pour l'accès aux ports d'E/S : ceux-ci disposent d'instructions spécifiques ;
- une même adresse peut désigner soit une case mémoire, soit un port d'E/S : le microprocesseur doit donc fournir un signal permettant de différencier l'adresse de la mémoire de l'adressage des ports d'E/S.

**Remarque :** l'adressage indépendant des ports d'E/S n'est possible que pour les microprocesseurs possédant un signal permettant de différencier l'adressage des ports d'E/S. S'inscrit que les instructions spécifiques pour l'accès aux ports d'E/S. Par contre, l'adressage cartographique est possible pour tous les microprocesseurs.


## 6.3 Gestion des ports d'E/S par le 8086

Le 8086 dispose d'un espace mémoire de 1 Mo (adressé à une case mémoire sur 20 bits) et d'un espace d'E/S de 64 Ko (adressé à un port d'E/S sur 16 bits).

Le signal permettant de différencier l'adressage de la mémoire de l'adressage des ports d'E/S se trouve sur la ligne M/I<sub>O</sub> :

- pour un accès à la même mémoire, M/I<sub>O</sub>=1 ;
- pour un accès aux ports d'E/S, M/I<sub>O</sub>=0.

Ces signaux sont utilisés pour valider les codages d'adresses dans les deux espaces :



Les instructions de lecture et d'écriture d'un port d'E/S sont respectivement les instructions IN et OUT. Elles placent la ligne M/IO à 0 alors qu'une instruction MOV place celle-ci à 1.

Lecture d'un port d'E/S :

- si l'adresse du port d'E/S est sur un octet :
  - IN AL, adresse : lecture d'un port sur 8 bits;
  - IN AX, adresse : lecture d'un port sur 16 bits.
- si l'adresse du port d'E/S est sur deux octets :
  - IN AL, DX : lecture d'un port sur 8 bits;
  - IN AX, DX : lecture d'un port sur 16 bits.

où le registre DX contient l'adresse du port d'E/S à lire.

Écriture d'un port d'E/S :

- si l'adresse du port d'E/S est sur un octet :
  - OUT adresse, AL : écriture d'un port sur 8 bits;
  - OUT adresse, AX : écriture d'un port sur 16 bits.
- si l'adresse du port d'E/S est sur deux octets :
  - OUT DX, AL : écriture d'un port sur 8 bits;
  - OUT DX, AX : écriture d'un port sur 16 bits.


où le registre DX contient l'adresse du port d'E/S à écrire.

Exemples:

- lecture d'un port d'E/S sur 8 bits à l'adresse 300H:  
mov dx, 300H  
in al, dx
- écriture de la valeur 1234H dans le port d'E/S sur 16 bits à l'adresse 49H:  
mov ax, 1234H  
out 49H, ax

## 6.4 L'interface parallèle 8255

Le rôle d'une interface parallèle est de transférer des données entre un microprocesseur et des périphériques en inversement, tous les bits de données étant envoyés en même temps, simultanément.



Le 8255 est une interface parallèle programmable: elle peut être configurée en entrée ou en sortie par programme.

Brochage du 8255:





Schéma fonctionnel:



Le 8255 contient 4 registres :

- trois registres contenant les données sont présents sur les ports A, B et C;
- un registre de commande pour la configuration des ports A, B et C en entrée ou sortie.

Accès aux registres du 8255 : les lignes d'adresses A0 et A1 définissent les adresses des registres du 8255 :

A <sub>1</sub> A <sub>0</sub>	RDWRCS	Opération
00010		lecture du port A
01010		lecture du port B
10010		lecture du port C
00100		écriture du port A
01100		écriture du port B
10100		écriture du port C
11100		écriture du registre de commande
XXXX	1 pas de transaction	
11010		illégal
XX110	pas de transaction	


Remarque : le registre de commande est accessible uniquement en écriture, la lecture de ce registre n'est pas autorisée.

Configuration du 8255 : les ports peuvent être configurés en entrées ou sorties selon le contenu du registre de commande. De plus, le 8255 peut fonctionner dans 3 modes : mode 0, mode 1 ou mode 2.

Le mode 0 est le plus simple : les ports sont configurés en entrées/sorties de base. Les données sont écrites dans les registres correspondants et mémorisées sur les lignes de sorties ; l'état des lignes d'entrée est recopié dans les registres correspondants et n'est pas mémorisé.

Les modes 1 et 2 sont plus complexes. Ils sont utilisés pour le dialogue avec des périphériques nécessitant un asservissement.

Structure du registre de commande:




Connexion du 8255 sur le bus du 8086: le bus de données du 8255 est sur 8 bits alors que celui du microprocesseur 8086 est sur 16 bits. On peut donc connecter le bus de données du 8255 sur les lignes de données faibles du 8086 (D0-D7) ou sur celles dédiées (D8-D15).

Unes donnée est envoyée (ou lire) par le microprocesseur 8086:

- sur la partie faible du bus de données lorsque l'adresse à écrire (ou lire) est paire : validation par A0;
- sur la partie haute lorsqu'il s'agit d'une adresse impaire : validation par BHE.


Ainsi si l'on utilise ces deux signaux A0 ou BHE il doit être utilisé pour pour sélectionner le 8255:



Consequence: les adresses des registres du 8255 se trouvent à des adresses paires (validation par A0) ou impaires (validation par BHE).

Le décodeur d'adresses détermine l'adresse de base du 8255 ; les lignes A1 et A2 déterminent les adresses des registres du 8255.

Exemple : connexion du 8255 sur la partie faible du bus des données du 8086, avec décodage d'adresses incomplet (les lignes d'adresses A3-A15 ne sont pas toutes utilisées) :




Détermination de l'adresse du 8255 :

A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
X	X	X	X	X	0	1	1	X	X	X	X	X	A1	A0	0
adressedebase =300H														sélection deregistre	CS =0


- A2=0 et A1=0 : adresse du port A = adresse de base + 0 = 300H;
- A2=0 et A1=1 : adresse du port B = adresse de base + 2 = 302H;
- A2=1 et A1=0 : adresse du port C = adresse de base + 4 = 304H;
- A2=1 et A1=1 : adresse du registre de commande = adresse de base + 6 = 306H.

Remarque : led'écodage d'adresses étant incomplet, le 8255 apparaît dans plusieurs plages d'adresses selon les valeurs des bits d'adresses non décodés (A7-A13 et A12-A15). Dans cet exemple, l'adresse de base 300H correspond à la première adresse possible (bits d'adresses non décodés tous égaux à 0).

Remarque : si on veut que le 8255 possède des adresses consécutives (par exemple 300H, 301H, 302H et 303H), on peut utiliser les champs suivants qui exploitent tout le bus des données (D0-D15) du 8086 :



Exemple de programmation: soit le montage suivant:



On veut que les LEDs s'allument lorsqu'on a la combinaison: K0=1 et K1=0 et K2=1.

Programme:

```

portA    equ 300H      ; adresses des registres du 8255
portB    equ 302H
portC    equ 304H
controle equ 306H


        mov dx, controle    ; initialisation du port A en entrée
        mov al, 90H          ; et du port B en sortie (mode 0) :
        out dx, al           ; controle = 10010000B = 90H

boucle:   mov dx, portA    ; lecture du port A
          in al, dx
          and al, 00000111B  ; masquage PA0, PA1 et PA2
          cmp al, 00000101B  ; test PA0=1, PA1=0 et PA2=1
          jne faux            ; non -> aller au label "faux" ...
          mov al, 00000001B    ; oui -> mettre PB0 à 1
          jmp suite           ; et continuer au label "suite"
faux:     mov al, 00000000B  ; ... mettre PB0 à 0
suite:    mov dx, portB    ; écriture du port B
          out dx, al
          jmp boucle         ; retourner lire le port A

```

## 6.5 L'interface série 8250

Une interface série permet d'échanger des données entre le microprocesseur et un périphérique bit par bit.



Avantage: diminution du nombre de connexions (1 fil pour l'émission, 1 fil pour la réception).


Inconvénient: vitesse de transmission plus faible que pour une interface parallèle.

Il existe deux types de transmission séries:

- **asynchrone**: chaque octet peut être émis ou reçu sans durée déterminée entre un octet et le suivant;
- **synchrone**: les octets successifs sont transmis par blocs et sont séparés par des octets de synchronisation.


La transmission asynchrone est utilisée et est celle qui est définie par la norme RS232.

Exemple: transmission du caractère 'E' (code ASCII 45H=01000101B) sous forme série selon la norme RS232:



- l'état 1 correspond à une tension négative comprise entre -9 et -15V, l'état 0 à une tension positive comprise entre +9 et +15V. Au repos, la ligne est à l'état 1 (tension négative);
- le bit de start marque le début de la transmission du caractère;
- les bits de données sont transmis par paquets d'autre en commun, sans parité bit de poids faible. Ils peuvent être d'une longueur de 5, 6, 7 ou 8. Chaque bit est maintenu sur la ligne pendant une durée déterminée T. L'inverse de cette durée définit la fréquence de transmission = nombre de bits par seconde = vitesse de transmission. Les vitesses normalisées sont: 50, 75, 110, 134, 5, 150, 300, 600, 1200, 2400, 4800, 9600 bits/s;
- le bit de parité (facultatif) est un bit supplémentaire dont la valeur dépend du nombre de bits de données égaux à 1. Il est utilisé pour la détection d'erreurs de transmission;
- les bits de stop (1, 1,5 ou 2) marquent la fin de la transmission du caractère.

Principe d'une interface série:



Un circuit intégré d'interfaces série asynchrones s'appelle un USART (Universal Asynchronous Receiver Transmitter); une interface série synchrone est un USART.


Exemples d'interfaces séries :

- 8251 (Intel);
- 8250 (National Semiconductor);
- 6850 (Motorola).

Connexion de deux équipements par une liaison série RS232 : les équipements qui peuvent être connectés à travers une liaison série RS232 sont de deux types :

- les équipements terminaux de données (DTE : Data Terminal Equipment) qui génèrent les données à transmettre, exemple : un ordinateur;
- les équipements de communication de données (DCE : Data Communication Equipment) qui transmettent les données sur les lignes de communication, exemple : un modem.

Pour connecter ces équipements, on utilise des connecteurs normalisés DB9 ou DB25 :




Different signals are transported by these connectors :


signal	n° broche DB9	n° broche DB25	description	sens	
				DTE	DCE
TxD	3	2	Transmit Data	sortie	entrée
RxD	2	3	Receive Data	entrée	sortie
RTS	7	4	Request To Send	sortie	entrée
CTS	8	5	Clear To Send	entrée	sortie
DTR	4	20	Data Terminal Ready	sortie	entrée
DSR	6	6	Data Set Ready	entrée	sortie
DCD	1	8	Data Carrier Detect	entrée	sortie
RI	9	22	Ring Indicator	entrée	sortie
GND	5	7	Ground	—	—

Seuls les 2 signaux TxD et RxD servent à transmettre les données. Les autres signaux sont destinés aux contrôles de l'échange de données.

Connexion entre DTE et DCE :



Déroulement du dialogue entre DTE et DCE :




(les signaux de contrôles sont des contacts « allumés » et bas = tension positive)

- quand le DTE veut transmettre des données, il active le signal DTR. Si le DCE est prêt à recevoir les données, il active le signal DSR puis le signal DCD : la communication peut débuter;
- lorsque le DTE a une donnée à émettre, il active le signal RTS. Si le DCE peut recevoir la donnée, il active CTS : le DTE envoie la donnée sur la ligne TxD;
- si le DCE veut demander une pause dans la transmission, il doit désactiver CTS : le DTE arrête la transmission jusqu'à ce que CTS soit réactivé. C'est un contrôle automatique du flux de données;
- lorsque la transmission est terminée, les signaux RTS, CTS, DTR, DCD et DSR sont successivement désactivés.

### Applications des liaisons séries:


- transmission de données à travers un réseau téléphonique:



Le modem transforme les signaux numériques produits par l'interface en signaux analogiques acceptés par le réseau téléphonique et inversement (modulations numériques FSK, PSK, ...)


- liaisons série directe entre deux DTE:

- liaison simple à 3 fils: rebouclage (strapping) des signaux de contrôle:



Ceci n'autorise pas le contrôle alternatif du flux entre les deux DTE.

- liaison complémentaire: câble Null Modem:



Ceci simule la présence d'un modem (DCE) qui croise les signaux de contrôle et permet le contrôle alternatif du flux.

Mise en œuvre d'une interface

UART8250:

Brochage du 8250:





Schéma fonctionnel:



Accès aux registres du 8250: le 8250 possède 11 registres. Comme il n'y a que 3 bits d'adresses (A0, A1 et A2), plusieurs registres doivent se partager la même adresse:

D <sub>LAB</sub>	A <sub>1</sub>	A <sub>0</sub>	registre
0	0	0	RBR: Receiver Buffer Register, registre de réception (accessible seulement en lecture)
0	0	0	THR : Transmitter Holding Register, registre d'émission (accessible seulement en écriture)
1	0	0	DLL: Divisor Latch LSB, octet de poids faible du diviseur d'horloge
1	0	1	DLH: Divisor Latch MSB, octet de poids fort du diviseur d'horloge
0	0	1	IER: Interrupt Enable Register, registre d'autorisation des interruptions
X	0	1	IDR: Interrupt Identification Register, registre d'identification des interruptions
X	0	1	LCR: Line Control Register, registre de contrôle de ligne
X	1	0	MCR: Modem Control Register, registre de contrôle du modem
X	1	0	LSR: Line Status Register, registre d'état de la ligne
X	1	1	MSR: Modem Status Register, registre d'état du modem
X	1	1	SCR: Scratch Register, registre d'usage général

En fonction de l'état de DLAB (Divisor Latch Access Bit = bit de poids fort du registre LCR), on accède soit à un registre d'émission/réception, soit au diviseur d'horloge, soit au masque d'interruptions.

Structure des registres:

- Line Control Register (LCR):

bit0 et 1 : longueur du mot transmis,

bit1	bit0	
0	0	→ 5bits
0	1	→ 6bits
1	0	→ 7bits
1	1	→ 8bits

bit2 : nombre de bits de stop, 0 → 1 bit de stop,

1 → 1.5 bits de stop si 5 bits sont transmis, 2 bits de stop sinon;

bit3 : autorisation de parité, 0 → pas de parité, 1 → parité générée et vérifiée;

bit4 : sélection de parité, 0 → parité impaire,

1 → parité paire;

bit5 : forcing de parité, 0 → parité non forcée

1 → parité fixe;

<b>bit6</b> :contr^ oledel` etatdelaligneTxD,	0 → ligneenfonctionnementnormal, 1 → forçagedeTxD` al` etat0(break);
<b>bit7</b> :DLAB(DivisorLatchAccessbit),	0 → accèsauxregistresd` emission, der`ceptionetIER, 1 → accèsaudiviseurd`horloge.

- LineStatusRegister(LSR):

<b>bit0</b> :1	→ donnée, cue;
<b>bit1</b> :1	→ erreur d`écrasement de caractère;
<b>bit2</b> :1	→ erreur de parité;
<b>bit3</b> :1	→ erreur de cadrage (bit de stop non valide);
<b>bit4</b> :1	→ détection d`un état logique 0 sur RxD pendant une durée supérieure à la durée d`un mot;
<b>bit5</b> :1	→ registre de transmission vide;
<b>bit6</b> :1	→ registre adécalage vide;
<b>bit7</b>	: non utilisée, toujours à 0.

- ModemControlRegister(MCR):

<b>bit0</b> : <u>DTR</u>	activation (mise à 0) des lignes correspondantes en
<b>bit1</b> : <u>RTS</u>	
<b>bit2</b> : <u>OUT1</u>	mettant à 1 ces bits;
<b>bit3</b> : OUT2	
<b>bit4</b> :1	→ fonctionnement en boucle: TxD connecté à l`RXD (modetest);
<b>bit5</b>	
<b>bit6</b>	: non utilisée, toujours à 0.
<b>bit7</b>	

- ModemStatusRegister(MSR):

<b>bit0</b> :1	→ changement de CTS depuis la dernière lecture: deltaCTS;
<b>bit1</b> :1	→ deltaDSR;
<b>bit2</b> :1	→ deltaRI (uniquement front montant sur RI);
<b>bit3</b> :1	→ deltaDCD;
<b>bit4</b> : <u>CTS</u>	
<b>bit5</b> : <u>DSR</u>	
<b>bit6</b> : <u>RI</u>	ces bits indiquent l`état des lignes correspondantes.
<b>bit7</b> : DCD	

- Diviseur d`horloge (DLM, DLL): la vitesse de transmission est fixée par la valeur du diviseur d`horloge:

$$\text{vitesse(bit/s)} = \frac{\text{fréquence horloge(quartz)}}{16 \times (\text{DLM} \cdot \text{DLL})}$$

Exemple de calcul: vitesse de transmission demandée = 1200 bit/s, fréquence d`horloge = 1.8432 MHz, détermination de la valeur du diviseur d`horloge:

$$\text{diviseur} = \frac{\text{fréquence horloge}}{16 \times \text{vitesse}} = \frac{1.8432 \times 10^6}{16 \times 1200} = 96 \Rightarrow \text{DLM}=0 \text{ et } \text{DLL}=96.$$

- **ReceiverBufferRegister(RBR)**: contient les données reçues.
- **TransmitterHoldingRegister(THR)**: contient les données à transmettre.
- **InterruptIdentificationRegister(IIR)**:
 

<b>bit0</b> : 0	→ interruption en cours,
1	→ pas d'interruption en cours;
<b>bits1et2</b>	: source de l'interruption, <b>bit2</b> <b>bit1</b>
1	1 → erreur
1	0 → données reçues
0	1 → registered d'émission vide
0	0 → changement d'état modem

(ordre de priorité croissant);

<b>bit3</b>		
<b>bit4</b>		
<b>bit5</b>	: inutilisées, toujours à 0.	
<b>bit6</b>		
<b>bit7</b>		
- **InterruptEnableRegister(IER)**: autorisation des interruptions
 

<b>bit0</b> : 1	→ données reçues;	
<b>bit1</b> : 1	→ registered d'émission vide;	
<b>bit2</b> : 1	→ erreur;	
<b>bit3</b> : 1	→ changement d'état modem;	
<b>bit4</b>		
<b>bit5</b>		
<b>bit6</b>	: inutilisées, toujours à 0.	
<b>bit7</b>		
- **Scratch Register(SCR)**: registre d'usage général pouvant contenir des données temporaires.

Exemple de programmation: soit un UART 8250 dont le bus des données est connecté sur la partie faible du bus des données d'un microprocesseur 8086. L'adresse de base du 8250 est fixée à la valeur 200H par un decodeur d'adresses. La fréquence d'horloge du 8250 est de 1.8432 MHz. On veut:

- écrire une procédure init qui initialise le 8250 avec les paramètres suivants: 2400 bits/s, 8 bits par caractère, parité paire, 1 bit de stop (2400,8,P,1);
- écrire une procédure envoi qui émet un message contenu dans la zone de données msgL' emissions s'arrêtent lorsqu'un caractère EOT (End Of Text, code ASCII = 03H) est rencontré;
- écrire une procédure réception qui reçoit une ligne de 80 caractères et les stocke dans une zone de données appelée ligne. En cas d'erreur de réception, envoyer le caractère NAK (No Acknowledge, code ASCII = 15H) si non envoyez le caractère ACK (Acknowledge, code ASCII = 06H).

Programme:

```

RBR    equ 200H          ;adresses des registres du 8250
THR    equ 200H
DLL    equ 200H
DLM    equ 202H
IER    equ 202H
IIR    equ 204H
LCR    equ 206H
MCR    equ 208H
LSR    equ 20AH
MSR    equ 20CH
SCR    equ 20EH
EOT    equ 03H          ;caract` ere End Of Text
ACK    equ 06H          ;caract` ere Acknowledge
NAK    equ 15H          ;caract` ere No Acknowledge
LIGNE  db 80 dup(?)     ;zone de rangement des caract` eres re, cus
MSG    db 'Test8250', EOT ;message ` a envoyer

INIT   PROCNEAR
       mov dx, LCR          ;proc` edure d'initialisation du 8250
       mov al, 80H            ;DLAB=1 pour acc` eder au diviseur
       out dx, al            ;d'horloge
       mov dx, DLL            ;vitesse de transmission = 2400 bit/s
       mov al, 48              ;=> DLL=48...
       out dx, al
       mov dx, DLM            ;... et DLM=0
       mov al, 0
       out dx, al
       mov dx, LCR            ;DLAB=0,8 bits de donn` ees,
       mov al, 00011011B      ;parit` e paire, 1 bit de stop
       out dx, al
       ret

INIT   ENDP

ENVOICARACTERE PROCNEAR
       mov dx, LSR          ;proc` edure d' emission du contenu de AH
       attente `envoi:        ;lecture du registre d'etat de la ligne
       in al, dx              ;attente registre de transmission vide
       and al, 20H            ;masque bit 5 de LSR
       jz attente `envoi      ;si bit 5 de LSR = 0 => attente...
       mov dx, THR            ;... si non envoyer le caract` ere
       mov al, ah              ;contenu dans le registre AH
       out dx, al
       ret

ENVOICARACTERE ENDP

```

```

ENVOI PROCNEAR
    mov si,offsetMSG
boucle:mov ah,[si]
    cmp AH,EOT
    jz fin_envoi
    call ENVOICARACTERE
    inc si
    jmp boucle
fin_envoi:
    ret
ENVOI ENDP

RECEPTIONPROCNEAR
    mov di,offsetLIGNE
    mov cx,80
attente_reception:
    mov dx,LSR
    in al,dx
    test al,01H
    jz attente_reception
    test al,00001110B
    jz suite
    mov ah,NAK
    call ENVOICARACTERE
    jmp attente_reception
suite:mov dx,RBR
    in al,dx
    mov [di],al
    mov ah,ACK
    call ENVOICARACTERE
    dec cx
    jz fin_reception
    inc di
    jmp attente_reception
fin_reception:
    ret
RECEPTIONENDP

```

proc' edured' emission d'un message  
; point vers le début du message  
; AH<- caract` ere` a envoyer  
; find un message?  
; oui=> fin proc' edure  
; non=> envoyer caract` ere...  
; ... et passer au caract` er suivant

; proc' edure de re` eption d'une ligne  
; point vers la fin de la ligne  
; compteur de caract` er es, c est  
; lecture du registre d'etat de la ligne  
; test de l'etat du bit 0 de LSR  
; pas de caract` er, c est => attente  
; si non erreurs: bits 1, 2, 3 de LSR  
; pas d'erreurs => continuer  
; erreurs => envoyer NAK...

; lire caract` er, c est...  
; et le ranger dans LIGNE  
; puis envoyer ACK


; d' ecrire au compteur de caract` er es  
; si compteur=0 => fin r` eception  
; sinon incr` ementer DI  
; et aller attendre caract` er suivant

# Chapitre 7

## Les interruptions


### 7.1 Définition d'une interruption

Soit un microprocesseur qui doit échanger des informations avec un périphérique:



Il y a deux méthodes possibles pour recevoir les données provenant des périphériques:

- **scrutation périodique (ou polling):** le programme principal contient des instructions qui lisent cycliquement l'état des ports d'E/S.  
Avantage: facilite la programmation.  
Inconvénients:
  - perte de temps si y a de nombreux périphériques à interroger;
  - de nouvelles données ne sont pas toujours présentes;
  - des données peuvent être perdues si elles changent rapidement.
- **interruption:** lorsque une donnée apparaît sur un périphérique, le circuit d'E/S lui signale au microprocesseur pour que celui-ci effectue la lecture de la donnée : c'est une demande d'interruption (IRQ: Interrupt Request):



Avantage: le microprocesseur effectue une lecture des ports d'E/S seulement lorsqu'une donnée est disponible, ce qui permet de gagner du temps et d'éviter de perdre des données.

Exemples de périphériques utilisant les interruptions:


- clavier: demande d'interruption lorsqu'une touche est enfoncée;
- ports série: demande d'interruption lors de l'arrivée d'un caractère sur le canal de transmission.

**Remarque:** les interruptions peuvent être générées par le microprocesseur lui-même dans certains cas de problème tels que une erreure d'alimentation, une division par zéro ou un circuit mémoire effectué (erreurs fatales). Dans ces cas, la demande d'interruption conduit à l'arrêt du microprocesseur.

## 7.2 Prise en charge d'une interruption par le microprocesseur


À la suite d'une demande d'interruption par un périphérique:

- le microprocesseur termine l'exécution d'une instruction en cours;
- il range le contenu des principaux registres sur la pile de sauvegarde: pointeur d'instruction, flags, ...;
- il émet un accusé d'éception demandé d'interruption (Interrupt Acknowledge) indiquant au circuit d'E/S que la demande d'interruption est acceptée:



**Remarque:** le microprocesseur peut refuser la demande d'interruption: celle-ci est alors masquée. Les masques d'interruption sont généralement positionnés dans les registres indicateurs d'état. Il existe cependant des interruptions non masquées qui sont toujours prises en compte par le microprocesseur.

- il abandonne l'exécution du programme en cours et va exécuter un sous-programme de service de l'interruption (ISR: Interrupt Service Routine);
- après l'exécution de l'ISR, les registres sont restaurés à partir de la pile et le microprocesseur reprend l'exécution du programme qu'il avait abandonné;




Remarque: la dernière instruction d'un sous-programme de service d'interruption doit être l'instruction IRET : retour d'interruption.

Si plusieurs interruptions peuvent se produire en même temps, elles doivent affecter une priorité pour que le microprocesseur sache dans quel ordre il doit servir chacune d'entre elles.

### 7.3 Adresses des sous-programmes d'interruptions

Lorsqu'une interruption survient, le microprocesseur a besoin de connaître l'adresse du sous-programme de service de cette interruption. Pour cela, la source d'interruption place sur le bus des données un code numérique qui indique la nature de l'interruption. Le microprocesseur utilise ce code pour rechercher dans une table en mémoire centrale l'adresse du sous-programme d'interruption à exécuter. Chaque élément de cette table s'appelle un vecteur d'interruption :



Lorsque les adresses des sous-programmes d'interruptions sont groupées de cette manière, on dit que les interruptions sont vectorisées.

Avantage de la vectorisation des interruptions: l'emplacement d'un ISR peut être importé ou dans la même mémoire, il suffit de spécifier le vecteur d'interruption correspondant.

## 7.4 Les interruptions du 8086


Le microprocesseur 8086 peut gérer jusqu'à 256 interruptions. Chaque interruption reçoit un numéro compris entre 0 et 255 appelé type d'interruption.

Trois sortes d'interruptions sont reconnues par le 8086 :

- interruptions matérielles produites par l'activation des lignes INT et NMI du microprocesseur;
- interruptions logicielles produites par l'instruction INTn, où n est le type de l'interruption;
- interruptions processus générées par le microprocesseur en cas de dépassement, de division par zéro ou lors de l'exécution pas à pas d'un programme.

Les interruptions du 8086 sont vectorisées. La table des vecteurs d'interruptions doit obligatoirement commencer à l'adresse physique 00000H dans la mémoire centrale.

Chaque vecteur d'interruption est constitué de 4 octets représentant une adresse logique du type CS:IP.



Remarque: correspondance entre le type de l'interruption et l'adresse du vecteur correspondant:

$$\text{adresse vecteur d'interruption} = 4 \times \text{type d'interruption}$$

$$\text{Exemple: interruption } 20H, \text{ adresse du vecteur} = 4 \times 20H = 80H.$$

La table des vecteurs d'interruption se charge à partir du programme principal (carte à microprocesseur) ou par le système d'exploitation (ordinateur) qui a chargé le programme. Elle peut être modifiée en cours de fonctionnement (détournement des vecteurs d'interruptions).

## 7.5 Le contrôleur programmable d'interruptions 8259

Le microprocesseur 8086 ne dispose que de deux lignes dédiées aux demandes d'interruptions matérielles (NMI et INTR). Pour pouvoir connecter plusieurs périphériques utilisant des interruptions, on peut utiliser le contrôleur programmable d'interruptions 8259 dont le rôle est de:

- recevoir des demandes d'interruptions des périphériques;
- résoudre les priorités des interruptions;
- générer le signal INTR pour le 8086;
- émettre le numéro de l'interruption sur le bus des données.

Un 8259 peut gérer jusqu'à 8 demandes d'interruptions matérielles.

Brochage du 8259:






Schéma fonctionnel:



Remarque: si le nombre de demandes d'interruption est supérieur à 8, on peut placer plusieurs 8259 en cascade:



## Annexe

### Jeud'instructionsdu8086

Transfertdedonnees:

Général	
MOV	Déplacementd'unoctetoud'unmot
PUSH	Ecritured'unmotausommetsdelapile
POP	Lecture d'unmotausommetsdelapile
XCHG	Echange d'octetsoude mots
XLATou XLATB	Traductiond'unoctet`al'aide d'unetable
Entrées/Sorties	
IN	Lecture d'unportd'E/S
OUT	Ecriture d'unportd'E/S
Transfertd'adresses	
LEA	Chargementd'uneadresseeffective
LDS	Chargementd'unpointeurutilisantDS
LES	Chargementd'unpointeurutilisantES
Transfertdesflags	
LAHF	Transfertdes5flagsbasdansAH
SAHF	TransfertdeAHdansles5flagsbas
PUSHF	Sauvegarde des flags sur la pile
POPF	Restauration des flags `apartirdelapile

Instructionsarithmétiques:

Addition	
ADD	Additiond'octetsoude mots
ADC	Additiond'octetsoude motssavecretenue
INC	Incrémation de 1d'un octetoud'unmot
AAA	AjustementASCII del'addition
DAA	Ajustementd'ecimal del'addition

<b>Soustraction</b>	
SUB	Soustraction d'octets ou de mots
SBB	Soustraction d'octets ou de mots avec retenue
DEC	Décrémentation de 1 d'un octet ou d'un mot
NEG	Complémentation à 2 d'un octet ou d'un mot (change-ment des signes)
CMP	Comparaison d'octets ou de mots
AAS	Ajustement ASCII de la soustraction
DAS	Ajustement décimal de la soustraction
<b>Multiplication</b>	
MUL	Multiplication non signée d'octets ou de mots
IMUL	Multiplication signée d'octets ou de mots
AAM	Ajustement ASCII de la multiplication
<b>Division</b>	
DIV	Division non signée d'octets ou de mots
IDIV	Division signée d'octets ou de mots
AAD	Ajustement ASCII de la division
CBW	Conversion d'octet en mot
CWD	Conversion de mot en double mot

Instructions logiques:

<b>Logique</b>	
NOT	Complément à 1 d'un octet ou d'un mot
AND	ET logique de deux octets ou de deux mots
OR	OU logique de deux octets ou de deux mots
XOR	OU exclusif logique de deux octets ou de deux mots
TEST	Comparaison à l'aide d'un ET, d'octets ou de mots
<b>Décalages</b>	
SHL/SAL	Décalage à gauche par l'arithmétique ou logique (octet ou mot)
SHR	Décalage logique à droite d'un octet ou d'un mot
SAR	Décalage arithmétique à droite d'un octet ou d'un mot
<b>Rotations</b>	
ROL	Rotation à gauche d'un octet ou d'un mot)
ROR	Rotation à droite d'un octet ou d'un mot
RCI	Rotation à gauche incluant CF (octet ou mot)
RCR	Rotation à droite incluant CF (octet ou mot)

Instructions sur les chaînes de caractères:

<u>Préfixes</u>	
REP	Répétition tant que CX n'est pas nul
REP ou REPZ	Répétition tant qu'il y a égalité et que CX n'est pas nul
REPN ou REPNZ	Répétition tant qu'il n'y a pas d'égalité et que CX n'est pas nul
<u>Instructions</u>	
MOV\$u	Déplacement de blocs d'octets ou de mots
MOVSB/MOVSW	
CMP\$u	Comparaison de blocs d'octets ou de mots
CMPSB/CMPSW	
SCAS\$u	Exploration d'un bloc d'octets ou de mots
SCASB/SCASW	
LODS\$u	Transfert d'un octet ou d'un mot dans AL ou AX
LODSB/LODSW	
STOS\$u	Chargement d'un bloc d'octets ou de mots par AL ou
STOSB/STOSW	

Instructions de branchements:

<u>Branchements inconditionnels</u>	
CALL	Appel de procédure
RET	Retour d'une procédure
JMP	Saut inconditionnel
<u>Contrôles d'iterations</u>	
LOOP	Bouclage tant que CX = 0
LOOP\$u	Bouclage tant que CX = 0 et ZF = 1 (égalité)
LOOPZ	
LOOPN\$u	Bouclage tant que CX = 0 et ZF = 0 (inégalité)
LOOPNZ	
JCXZ	Saut si CX est nul
<u>Interruptions</u>	
INT	Interruption logicielle
INTO	Interruption si OF = 1 (overflow)
IRET	Retour d'une interruption

Instructions de branchements conditionnels :

Sauts conditionnels	
JA ou JNB <sup>(1)</sup>	Saut si « supérieur » (si CF+ZF=0)
JAE ou JNB <sup>(1)</sup>	Saut si « supérieur ou égal » (si CF=0)
JB ou JNAE <sup>(1)</sup>	Saut si « inférieur » (si CF=1)
JBE ou JNA <sup>(1)</sup>	Saut si « inférieur ou égal » (si CF+ZF=1)
JC	Saut en cas de retenue (si CF=1)
JE ou JZ	Saut si « égal » ou « nul » (si ZF=1)
JG ou JNL F <sup>(2)</sup>	Saut si « plus grand » (si (SF $\oplus$ OF)+ZF=0)
JGE ou JNL <sup>(2)</sup>	Saut si « plus grand ou égal » (si SF $\oplus$ OF=0)
JL ou JNGF <sup>(2)</sup>	Saut si « plus petit » (si SF $\oplus$ OF=1)
JL F ou JNG <sup>(2)</sup>	Saut si « plus petit ou égal » (si (SF $\oplus$ OF)+ZF=1)
JNC	Saut si « pas de retenue » (si CF=0)
JNF ou JNZ	Saut si « non égal » ou « non nul » (si ZF=0)
JNO	Saut si « pas de dépassement » (si OF=0)
JNP ou JPO	Saut si « parité impaire » (si PF=0)
JNS	Saut si « signe positif » (si SF=0)
JO	Saut si « dépassement » (si OF=1)
JP ou JPE	Saut si « parité paire » (si PF=1)
JS	Saut si « signe négatif » (si SF=1)

<sup>(1)</sup> concerne des nombres non signés.

<sup>(2)</sup> concerne des nombres signés.

Instructions de contrôle du 8086 :

Opérations sur les flags	
STC	Met le flag d'erreur à 1
CLC	Efface le flag d'erreur
CMC	Inverse l'état du flag d'erreur
STD	Met le flag direction à 1 (d'écrémentation)
CLD	Met le flag direction à 0 (incrémentation)
STI	Autorise les interruptions sur INTR
CLI	Interdit les interruptions sur INTR
Synchronisation avec l'extérieur	
HLT	Arrête le microprocesseur (sortie de cet état par interruption ou reset)
WAIT	Attente tant que TEST n'est pas à 0
ESC	Préfixe = instruction destinée à un coprocesseur
LOCK	Préfixe = réservation du bus pour l'instruction
Pas d'opération	
NOP	Pas d'opération

# Bibliographie

- [1] P. Andr é. *LalaisonRS232.* Dunod,Paris,1998.
- [2] T.C. Bartee . *Digital ComputerFundamentals.* McGraw-Hill,Tokyo,1981.
- [3] J. Campbell . *L'interfaceRS-232.* Sybex,Paris,1984.
- [4] B. Fabrot . *Assembleurpratique.* MaraboutInformatique,Alleur,Belgique,1996.
- [5] A.B. Fontaine . *Lemicroprocesseur16bits8086/8088–Mat’ eriel,logiciel,syst` eme d’exploitation.* Masson,Paris,1988.
- [6] B. Geoffrion . *8086- 8088–Programmationenlangageassembleur.*Editions Radio,Paris,1986.
- [7] J.P. Hayes . *ComputerArchitectureandOrganization.* McGraw-Hill,Tokyo,1982.
- [8] S. Leibson . *Manuel desinterfaces.* McGraw-Hill,Paris,1984.
- [9] H. Lilien . *Introduction` alamicro-informatique–Dumicroprocesseuraumicro-ordinateur.* EditionsRadio,Paris,1982.
- [10] H. Lilien . *8088etesp` eriphériques–Lescircuitscl’ esdesIBMPCEtcompatibles.* EditionsRadio,Paris,1985.
- [11] H. Lilien . *8088–AssembleurIBMPCEtcompatibles.* EditionsRadio,Paris,1986.
- [12] H. Lilien . *Coursfondamental desmicroprocesseurs.* EditionsRadio,Paris,1987.
- [13] H. Lilien . *Microprocesseurs–DuCISCauRISC.* Dunod,Paris,1995.
- [14] G.H. MacEwen . *IntroductiontoComputerSystems.* McGraw-Hill,Tokyo,1981.
- [15] A. Mariatte . *PC,modemsetserveurs.* P.S.I,Lagny,France,1986.
- [16] P. Mercier . *Assembleurfacile.* MaraboutInformatique,Alleur,Belgique,1989.
- [17] P. Mercier . *La маîtrise du MS-DOS et du BIOS – Les interruptions – Organisation interne.* MaraboutInformatique,Alleur,Belgique,1989.
- [18] P. Mercier . *Les interruptions du MS-DOS.* MaraboutInformatique, Alleur, Belgique,1990.
- [19] A. Osborne . *Initiationauxmicro-ordinateurs–Niveau2.* EditionsRadio, Paris, 1981.
- [20] J.B. Peatman . *MicrocomputerBasedDesign.* McGraw-Hill,Tokyo,1981.
- [21] E. Pissaloux . *Pratiquedel’assembleurI80x86–Coursetexercices.*Herm` es,Paris, 1994.
- [22] H. Schakel . *ProgrammerenassemblysurPC.* MicroApplication,Paris,1995.

- [23] C. Tavernier . *Modems*. ETSF,Paris,1993.
- [24] M. Tischer etB. Jennrich . *LabilePC–Programmationsyst`eme*. MicroApplication,Paris,1997.
- [25] R. Tourki . *L'ordinateurPC–Architectureetprogrammation–Coursetexercices*. Centre de Publication Universitaire,Tunis,2002.
- [26] J. Tracy Kidder . *The Soul of a New Machine*. Atlantic-Little Brown,U.S.A,1981.
- [27] J.M. Trio . *Microprocesseurs 8086-8088–Architectureetprogrammation*. Eyrolles, Paris,1984.
- [28] R. Zaks etA. Wolfe . *Du composant au syst`eme–Introduction aux microprocesseurs*. Sybex,Paris,1988.